Zusammenarbeit beschleunigt das SoC-Design von Hyperscale Computing für Prozessknoten

Update: 14. April 2021

Cadence Design Systems hat den Cadence Digital 20.1 Full Flow für die fortschrittlichen Prozesstechnologien von Samsung Foundry auf bis zu 4 nm optimiert. Im Rahmen der Zusammenarbeit können Designer die Cadence-Tools einsetzen, um optimale Leistung, Leistung und Fläche bereitzustellen und präzises First-Pass-Silizium für Hyperscale-Computing-Anwendungen zu produzieren.

Die Lösung bietet Funktionen, die ideal für die fortschrittlichen Prozesstechnologien von Samsung sind. Zum Beispiel das iSpatial Technologie ermöglicht einen nahtlosen Übergang von der Genus-Syntheselösung zum Innovus-Implementierungssystem unter Verwendung einer gemeinsamen Benutzeroberfläche und Datenbank. ML-Funktionen erleichtern es Benutzern, ihre vorhandenen Designs zu verwenden, um die GigaOpt-Optimierungstechnologie zu trainieren, um Designmargen im Vergleich zu herkömmlichen Place-and-Route-Abläufen zu reduzieren.

"Mit der fortwährenden Innovation im Bereich Hyperscale Computing und autonomes Fahren steigt die Nachfrage nach HPC-Kapazität ständig", sagte Sangyun Kim, Vizepräsident des Foundry Design Technology-Teams bei Samsung Electronics. „Durch die Kombination der neuesten fortschrittlichen Prozessknoten von Samsung Foundry mit dem digitalen Vollfluss Cadence 20.1 können unsere Kunden ihre Designziele schnell und effizient erreichen.“

"Der neu optimierte digitale Cadence-Fluss macht es Kunden viel einfacher, PPA-Ziele mithilfe der fortschrittlichen Prozesstechnologien von Samsung Foundry zu erreichen", sagte Michael Jackson, Corporate Vice President für Forschung und Entwicklung in der Digital & Signoff-Gruppe bei Cadence. "Durch die Erweiterung unserer langjährigen Zusammenarbeit mit Samsung Foundry können Designer die validierten HPC-Methoden von Samsung Foundry schnell anwenden, um rechtzeitig eine außergewöhnliche Siliziumleistung zu erzielen."