Die Toolchain unterstützt alle 32-Bit-Andes V5 Risiko-V Kerne, einschließlich N22, N25F, D25F, A25, A27, N45, D45 und A45. Risc-V Packed SIMD/DSP-Erweiterungsspezifikation (RVP-Entwurf) und die entsprechenden intrinsischen Funktionen sowie Andes DSP-Bibliotheken werden unterstützt.
„AndeStar V5 bietet Kompatibilität zu Risc-V Technologie durch die Unterstützung seiner Standardanweisungen“, sagte Charlie Su, CTO von Andes. „Darüber hinaus enthält es Andes-erweiterte Funktionen wie die Performance-Erweiterung und die CoDense-Erweiterung.“
Embedded Workbench ist eine C/C++-Compiler- und Debugger-Toolchain, in diesem Fall für Risc-V. Es enthält C-STAT für die statische Codeanalyse. „C-STAT beweist die Codeausrichtung mit Industriestandards wie MISRA C:2012, MISRA C++:2008 und MISRA C:2004 und erkennt außerdem Defekte, Bugs und Sicherheitslücken gemäß der Definition von CERT C und der Common Weakness Enumeration“, heißt es IAR.
Für sicherheitskritische Anwendungen ist Embedded Workbench für Risc-V in einer vom TÜV SÜD zertifizierten Functional Safety Edition nach IEC 61508, ISO 26262, IEC 62304, EN 50128, EN 50657, IEC 60730, ISO 13849, IEC 62061, IEC . erhältlich 61511 und ISO 25119.