"El protocolo de bus PCI es muy complicado. Si desarrolla una placa de expansión PCI y utiliza un chip de matriz lógica programable para completar la implementación del protocolo PCI, la carga de trabajo y la dificultad son enormes, y generalmente se utilizan chips de interfaz dedicados PCI. El chip de interfaz PCI9052 se presenta a continuación.
"
Autor: Wei Wenhua
El bus PCI (interconexión de componentes periféricos) es un bus local que puede proporcionar un bus de datos de alto rendimiento para la CPU principal y los periféricos. En 1992, muchos grupos liderados por INTEL comenzaron a diseñar el bus PCI, y su especificación V2.0 fue lanzada oficialmente en abril de 1993. El bus PCI tiene especificaciones estrictas, lo que asegura una buena compatibilidad. Las tarjetas de expansión que cumplen con la especificación PCI se pueden insertar en cualquier sistema PCI para que funcionen de manera confiable; el bus PCI puede proporcionar una tasa de transferencia de datos muy alta (132 MB / S); PCI El bus no tiene nada que ver con la CPU y no tiene nada que ver con la frecuencia del reloj. Se puede aplicar a varias plataformas y admite multiprocesadores y trabajo simultáneo. El bus PCI también tiene una buena escalabilidad. A través del puente PCI-PCI, puede permitir una expansión ilimitada; Bus PCI Reemplaza el bus local VESA con su característica plug-and-play. Una interfaz PCI incluye una serie de registros. La información en estos registros permite que la computadora configure automáticamente la tarjeta PCI. El bus PCI es actualmente el bus más avanzado de la PC.
El protocolo de bus PCI es muy complicado. Si desarrolla una placa de expansión PCI y utiliza un chip de matriz lógica programable para completar la implementación del protocolo PCI, la carga de trabajo y la dificultad son enormes, y generalmente se utilizan chips de interfaz dedicados PCI. El chip de interfaz PCI9052 se presenta a continuación.
1 introducción del chip PCI9052
PCI9052 es un chip de interfaz desarrollado por PLX Tecnología Empresa de placas adaptadoras de expansión que pueden proporcionar un modo de destino (esclavo) de bus PCI híbrido de alto rendimiento. El chip se puede conectar a una variedad de buses locales y admite un bus local relativamente lento con una velocidad de transferencia en ráfaga de 132 MB/S en el bus PCI. La configuración programable del 9052 está conectada directamente al bus local multiplexado o no multiplexado de 8/16/32 bits. Los modos de 8 y 16 bits facilitan la conversión directa de tarjetas ISA a tarjetas PCI.
1.1 Características principales
(1) Compatible con las funciones del protocolo PCI V2.1. El chip 9052 es compatible con el protocolo PCI V2.1 y admite dispositivos adaptadores en modo esclavo de bajo costo de desarrollo. El chip admite la conversión de tarjetas adaptadoras ISA a tarjetas adaptadoras PCI.
(3) Generador de interrupciones. 9052 puede generar una interrupción PCI a partir de dos entradas de interrupción del bus local.
(4) Reloj. La interfaz de bus local 9052 se ejecuta en el reloj TTL y genera el reloj interno necesario. El reloj TTL local funciona de forma asincrónica con el reloj PCI y permite que el bus local funcione independientemente del reloj PCI. El reloj de bus PCI con búfer BCLKO se puede conectar al reloj de bus local LCLK.
(5) Configuración de bus local programable. 9052 admite bus local de 8/16/32 bits multiplexado o no multiplexado. El chip tiene 4 bytes para habilitar, 26 líneas de dirección y líneas de datos de 32/16/8 bits.
(6) Modo de lectura primero. El 9052 admite el modo de lectura primero, es decir, los datos preenganchados se pueden leer desde el registro FIFO interno del 9052 antes del bus local.
(7) Conductor de autobús. Todas las señales de control, dirección y datos son generadas directamente por 9052, que se utilizan para controlar los buses locales y PCI sin circuitos de control adicionales.
(8) Interfaz EEPROM serial. 9052 contiene una interfaz EEPROM serial para cargar información de configuración, para cargar una información específica del dispositivo adaptado? Esto es muy útil. La EEPROM serial también es necesaria al convertir el 9052 al modo de interfaz ISA.
(9) Cuatro señales de selección de chip local. 9052 proporciona cuatro señales de selección de chip locales, la dirección base y el rango de cada selección de chip se pueden programar de forma independiente mediante EEPROM en serie o el controlador principal
(10) Cinco espacios de direcciones locales. La dirección base y el rango de cada espacio de direcciones locales pueden ser programados independientemente por la EEPROM serial o el controlador principal.
(11) Retraso de almacenamiento de lectura / escritura y retención del ciclo de escritura. Para el bus ISA, la señal de lectura / escritura se puede retrasar desde el comienzo del ciclo de reloj.
(12) Estado de espera del bus local. La señal de protocolo de enlace LRDYi adicional se utiliza para generar varios estados de espera, y el 9052 tiene un generador de estado de espera interno.
(13) Contador de preenclavamiento programable. El contador de preenclavamiento del bus local se puede programar como 0 (sin preenclavamiento), 4, 8, 16 o en modo de valor continuo (contador de preenclavamiento desactivado).
1.2 Función de pin
PCI9052 es una estructura de paquete PQFP de plástico de 160 pines. Las funciones de cada pin se enumeran en la Tabla 1 a la Tabla 7 según los bloques funcionales.
2 El uso del chip PCI9052
Chip de interfaz PCI9052 como interfaz PCI general, sus ocasiones de aplicación y alcance son extensos. Con la disminución gradual del número de ranuras de expansión ISA en las PC hasta que se cancelan, las ranuras de expansión PCI se han convertido en la corriente principal de la configuración de la placa base de la PC, y el desarrollo de las placas de expansión futuras debe basarse en la interfaz PCI.
Sin embargo, muchas placas de expansión existentes con interfaces ISA, especialmente las placas de expansión con algunas funciones especiales desarrolladas de forma independiente por mí, parecen ser muy significativas sobre cómo hacer que se sigan utilizando en la ranura PCI. Lo siguiente se centra en la aplicación del chip de interfaz PCI9052 para convertir directamente la placa de expansión ISA en la placa de expansión PCI.
2.1 Introducción al modo de interfaz ISA
La estructura interna de PCI9052 contiene una interfaz lógica ISA independiente, a través de la cual se puede completar la conversión sin problemas de ISA a PCI. Admite dispositivos ISA con anchos de datos de 8 y 16 bits, que pueden asignarse en memoria o E / S. El modo de lectura primero se utiliza para mejorar el rendimiento de la lectura de datos. Una vez que se habilita el modo de interfaz ISA, PCI9052 solo realiza una operación de ciclo único. En particular, la EEPROM serial debe habilitar el modo de interfaz ISA.
2.1.1 Método de configuración
Hay dos formas de configurar PCI9052 para el modo de interfaz ISA.
Método 1: método de grabación EEPROM en serie. Use el escritor para escribir los datos en la EEPROM serial, consulte la Tabla 8 para usar los datos apropiados. Cabe señalar que, para el modo ISA, el pin LRESET # (132) siempre debe estar alto y confirmar que el pin MODE (68) está configurado en 0, que está en modo no multiplexado.
Método 2: método de configuración térmica. Utilice los mismos datos del método uno para programar EEPROM serial desde el bus PCI a través del chip PCI9052. Este método debe prestar atención a que la polaridad del pin LRESET # (132) cambia de baja a alta en el modo ISA, y confirmar que el pin MODE (68) está configurado en 0.
2.1.2 Notas de configuración
Al configurar el modo de interfaz ISA, debe prestar atención a los siguientes puntos:
①Cuando acceda a los pines de la interfaz ISA, consulte el diagrama de pines del modo C / ISA del pin PCI9052 para conectarse.
②El espacio 0 se asigna al acceso a la memoria de la interfaz ISA.
③El espacio 1 está asignado para el acceso de E / S de la interfaz ISA.
④ No importa si la dirección local del espacio 0 está en el rango de CS0 # o la dirección local del espacio 1 está en el rango de CS1 #, el acceso ISA es válido.
⑤ El ciclo esclavo estándar puede usar espacio 2, espacio 3 y EEPROM serial para acceder.
2.2 Ejemplos de aplicación
Un ejemplo de aplicación de un Electronic El controlador del interruptor de transferencia se muestra a continuación. La función del controlador es enviar un código de control C0H al puerto 200H cuando se detecta una condición de disparo para controlar el Relé para completar la acción de cambio. Este ejemplo está destinado a ilustrar cómo utilizar PCI9052 para convertir de una placa de expansión ISA a una placa de expansión PCI.
2.2.1 Diseño de hardware
El hardware circuito El diagrama de estructura del controlador se muestra como en la Fig.1.
El circuito se divide en tres partes. La primera parte es la línea de señal de conexión entre 9052 y la ranura PCI. Estas señales incluyen la señal de multiplexación de datos de dirección AD? 31: 0? , ¿La señal de comando del bus C / BE? 3: 0? # Y señales de control de protocolo PCI PAR, FRAME #, IRDY #, TRDY #, STOP #, IDSEL, DEVSEL #, PERR #, SERR #. La segunda parte es la conexión con la EEPROM serial. Hay cuatro líneas de señal: EESK, EEDO, EEDI y EECS. Los datos de EEPROM en serie se pueden grabar por adelantado con un escritor o en línea. La tercera parte es la conexión entre 9052 y el circuito de aplicación. En este ejemplo, se utiliza principalmente la señal de bus local ISA. ¿Hay una línea de datos LAD? 7: 0, línea de dirección ISAA? 1: 0? , LA? 23: 2? , E / S lee y escribe líneas de señal IOWR #, IORD #, pestillo de dirección BALE.
2.2.2 Diseño de software
El programa se divide en dos partes. Una parte asigna valores a cada registro de configuración de PCI9052 e inicializa el chip. La otra parte es el programa principal. La tarea consiste en consultar continuamente los valores clave relevantes en el registro. Una vez que se cumplen las condiciones, envía códigos de control al puerto. El programa se completa en lenguaje DELPHI. La razón principal para elegir DELPHI es que se puede compilar en un archivo ejecutable independiente sin ninguna biblioteca de enlaces dinámicos, el programa es corto y poderoso, y la compatibilidad entre las versiones de DELPHI es relativamente buena. El diagrama de flujo del programa se muestra como en la Fig.2.
Los enlaces: ESQUÍIP31NAB12T11 TPS24751RUVR