"Protocollum PCI bus valde complicatum est. Si tabulam dilatationem PCI evolvere et in logica programmabili instrumento instructo utere ad exsequendum PCI protocollum perficiendum, quod inposuit et difficultas ingentes sunt, et astulae instrumenti PCI dedicatae plerumque adhibentur. Chipographum PCI9052 infra introducitur.
"
Auctor: Wei Wenhua
PCI (Peripheralis Component Interconnect) bus localis bus est, qui datorum bus maximis CPU et periphericis summus perficientur praebere potest. Anno 1992, plures coetus ab INTEL bus PCI designare coeperunt, eiusque specificatio V2.0 mense Aprili 1993 publice dimissa est. Bus PCI strictas specificationes habet, quae efficit ut bene compatibilitas habeat. Expansio chartarum quae specificationis PCI implenda inseri possunt in quamlibet PCI systemam ad fideliter operandum; bus PCI praebere potest notitias altissimas rate translationis (132MB/S); PCI Currus nihil ad rem cum CPU, nihil ad horologii frequentiam. Applicari potest variis suggestis ac subsidiis multi- cessorum et operarum concurrentium. PCI bus etiam scalabilitatem bonam habet. Per pontem PCI-PCI immensum potest permittere expansionem; PCI bus Reponit VESA bus localibus cum suis pluma obturaculum et fabulae. A PCI interface series tabularum comprehendit. Informationes in hisce libris permittit ut computatrum automatice ad PCI card configurandum. Bus PCI est nunc antecedens bus in PC.
Protocollum PCI bus valde complicatum est. Si tabulam dilatationem PCI evolvere et in logica programmabili instrumento instructo utere ad exsequendum PCI protocollum perficiendum, quod inposuit et difficultas ingentes sunt, et astulae instrumenti PCI dedicatae plerumque adhibentur. Chipographum PCI9052 infra introducitur.
1 PCI9052 chip introduction
PCI9052 est chip interface evoluta a PLX Technology Societas ad dilatationem tabularum adaptor qui hybrid summus perficiendi PCI bus scopum (servum) modum praebere potest. Chipum variis localium busibus coniungi potest, et relativum bus localibus tarda sustinet cum rate translationis abrupta 132MB/S in PCI bus. 9052 Configuratio programmabilis directe coniungitur cum multiplicatis vel non multiplicatis 8/16/32 frenum locali bus. Modi 8-bit et 16 frenum faciliorem reddunt directam conversionem ISA schedulae ad PCI schedulam.
Main features 1.1
(1) Compatible with PCI V2.1 protocollo lineae. 9052 chip cum PCI protocollo V2.1 compatitur et humilem progressionem sumptus servi modum machinas adaptans sustinet. Est chippis conversionem sustinet ab ISA schedularum adaptorum ad PCI pecto adaptatorem.
(3) Interpellare genitor. 9052 generare potest PCI interrumpere e duobus bus localibus inputationibus interrumpere.
(4) Horologium. 9052 bus localis interfacies in TTL horologium decurrit et horologium internum necessarium generat. Horologium locale TTL asynchrone cum horologio PCI operatur et sinit bus localibus independenter a horologii PCI operari. Bus horologii BCLKO buffered PCI coniungi potest cum horologii LCLK locali.
(5) Programmabili bus localibus conformatio. 9052 subsidia bus localibus multiplex vel non multiplex 8/16/32bit. Chipum habet 4 bytes ad efficiendum, 26 lineas electronicas, et lineas datas 32/16/8bit.
(6) Lege primum modum. 9052 sustinet primum modum, id est, notitia praeclusa ex 9052 FIFO interni registri ante bus localibus legi potest.
(7) Eus auriga. Omnes potestates, inscriptiones et signa data protinus ab 9052 generantur, quae PCI et negotia localia sine adiectis circuitibus pellere solent.
(8) Vide EEPROM instrumenti. 9052 Vide EEPROM interfacies continet ad informationem configurationis onerandas, ad informationes certas aptas fabricandas onerandas? Hoc est utilissimum. Vide EEPROM etiam necessarium est cum modum interfaciendi convertendi 9052 ad ISA.
(9) Quattuor loci signa selecta chip. 9052 quattuor signa selecta praebet chippis localis, inscriptio basis et electio cuiusque chippis separatim programmata a Vide EEPROM vel principale moderatoris potest.
(10) Quinque locorum inscriptionis spatia. Inscriptio basis et ambitus cuiusque loci inscriptionem localem independenter a Vide EEPROM vel a moderatore principali programmata esse possunt.
(11) Lege/scribe mora reposita et scribe cyclum retentione. Nam Isa bus, signum legere/scribere, ab initio cycli horologii differri potest.
(12) Locus exspecta- bus civitatis. Additamentum LRDYi signum handshake ad varias civitates exspectandas generandas adhibetur, et 9052 status generantis moram internam habet.
(13) Programmabile contra foramen praecellens. Loci bus prae-saltibus occurrii institui possunt sicut 0 (ne prae- pessulus), 4, 8, 16 vel continuus valor (praesaltus counter off) modus.
1.2 Pin munus
PCI9052 est CLX-clavum plasticum PQFP involucrum structurae. Functiones cuiusvis clavorum in Tabula 160 ad Tabulam 1 recensentur secundum caudices functiones.
2 Usus PCI9052 chipa
PCI9052 chip instrumenti interfaciei generalis PCI, eius applicationes occasiones et ambitus amplae sunt. Cum diminutione sensim in numero ISA expansionis foramina in PCs usque dum cassantur, dilatatio foramina PCI facta est cinematographica figurae PC matris, et progressus futurae expansionis tabularum in interface PCI fundari debet.
Multae tamen exsistentes tabulae expansionis cum interfaces ISA, praesertim tabularum expansionum cum aliquibus functionibus specialibus independenter a me evolutae, quomodo ut in socors PCI adhibeantur, valde significantia videntur. Sequentes in applicatione chip interfaciei PCI9052 spectat ad tabulam expansionem directe convertendam ad tabulam expansionem PCI.
2.1 Introductio ad Isa interface modus
Interna structura PCI9052 continet logicam machinam independentem ISA, per quam levis conversio ab ISA ad PCI compleri potest. ISA machinas cum 8-bit et 16 bis inversas notitias sustinet, quae memoria fieri possunt vel praevisa vel I/O deformata. Primus modus legendi usus est ad emendandum perputationem data legendi. Semel modus interfaciendi ISA datur, PCI9052 tantum operationem cycli facit. Praesertim Vide EEPROM modum interfaciendi ISA efficere debet.
2.1.1 Configurationis modus
Dupliciter configurandi PCI9052 est modus interfaciendi ISA.
Modus 1: Igneus Vide EEPROM Methodus. Utere scriptor ut notitias scribendas in Vide EEPROM, refer ad Tabulam VIII ut opportuna notitia utaris. Animadvertendum est, pro modo Isa, LRESET# (8) clavum semper altum esse, et modum (132) clavum ad 68 positum esse, quod in modo non multiplex est.
Modus 2: Scelerisque figuratio modus. Eadem methodi notitia utere ad programmata Vide EEPROM a PCI bus per chip PCI9052. Haec methodus attendere debet ad verticitatem LRESET# (132) clavorum mutationum ab infimis ad altum in modum ISA, et confirmandum modum (68) clavum ad 0 ponendum.
2.1.2 Configurationis Praecipua
Cum modum interfaciendi figurantes pro Isa, animadverte debes ad sequentia puncta:
① Cum accessu interfaciei ISA paxillos, quaeso, ad C/ISA modum acum schematis PCI9052 clavum ad coniungere.
② Spatium 0 interfaciei ISA accessum memoriae datum est.
③ Spatium 1 datum est pro I/O accessu interfaciei ISA.
④ Nulla materia loci electronica loci 0 est in teli CS0# vel loci inscriptio loci 1 est in iugi CS1#, ISA accessus validus est.
Servus cyclus signifer uti potest spatio 2, spatio 3 et vide EEPROM accedere.
2.2 Application exempla
Exemplum applicationis an Electronic transferendi transitum moderatoris infra datum est. Munus gubernatoris est mittere codicem C0H ad portum 200H regendi, cum conditio felis detegatur ad moderandum. Nullam perficere mutandi actio. Hoc exemplum illustrare intendit quomodo uteretur PCI9052 ad convertendum ab ISA tabula expansionis ad tabulam expansionem PCI.
2.2.1 hardware design
Ferramenta circuit structure diagram controll is shown as in Fig. 1 .
Dividitur autem circuitus in tres partes. Prima pars est connexionis lineae signo inter 9052 et PCI socors. Haec signa electronicae notitiae multiplex signum AD includunt? 31:0? , Praecepti signum C/BE? 3:0? # Et PCI protocollum imperii annuit PAR, FORMA#, IRDY#, TRDY#, INPEDIMENTUM#, IDSEL, DEVSEL#, PERR#, SERR#. Secunda pars est nexus cum Vide EEPROM. Quattuor notae lineae sunt: EESK, EEDO, EEDI and EECS. Vide data EEPROM in antecessum cum scriptore vel online comburi possunt. Tertia pars est connexio inter 9052 et applicatio circuli. In hoc exemplo, ISA bus locorum signum maxime adhibetur. Estne linea data LUDA? 7:0, oratio recta ISAA? 1:0? , LA? 23:2? , I/O lego et scribe signo lineas IOWR#, IORD#, inscriptionem pessuli BALE.
IV Software design
Progressio in duas partes divisa est. Una pars bona cuique configurationis registri PCI9052 assignat et initialem chipam constituit. Altera pars est principale propositum. Negotium est continuo investigare valores clavigerales in registro pertinentes. Cum condiciones convenirent, Codes ad portum imperium mittit. Progressio in DELPHI lingua absolvitur. Summa causa eligendi DELPHI est quod in file exsecutabile sine aliqua bibliotheca dynamica pagina dynamica componi potest, progressio brevis et potens, et compatibilitas inter versiones DELPHI est bonum respective. Progressio chartula fluens exhibetur ut in Fig.
Vincula: SKIIP31NAB12T11 TPS24751RUVR