"O protocolo de barramento PCI é muito complicado. Se você desenvolver uma placa de expansão PCI e usar um chip de array lógico programável para completar a implementação do protocolo PCI, a carga de trabalho e a dificuldade serão enormes e os chips de interface PCI dedicados geralmente serão usados. O chip de interface PCI9052 é apresentado a seguir.
"
Autor: Wei Wenhua
O barramento PCI (Peripheral Component Interconnect) é um barramento local que pode fornecer um barramento de dados de alto desempenho para a CPU principal e periféricos. Em 1992, muitos grupos liderados pela INTEL começaram a projetar o barramento PCI, e sua especificação V2.0 foi lançada oficialmente em abril de 1993. O barramento PCI possui especificações rígidas, o que garante uma boa compatibilidade. Placas de expansão que atendem às especificações PCI podem ser inseridas em qualquer sistema PCI para funcionar de maneira confiável; o barramento PCI pode fornecer uma taxa de transferência de dados muito alta (132 MB/S); PCI O barramento não tem nada a ver com a CPU e não tem nada a ver com a frequência do clock. Pode ser aplicado a diversas plataformas e suporta multiprocessadores e trabalho simultâneo. O barramento PCI também possui boa escalabilidade. Através da ponte PCI-PCI, pode permitir expansão ilimitada; Barramento PCI Ele substitui o barramento local VESA com seu recurso plug-and-play. Uma interface PCI inclui uma série de registros. As informações nesses registros permitem que o computador configure automaticamente a placa PCI. O barramento PCI é atualmente o barramento mais avançado do PC.
O protocolo de barramento PCI é muito complicado. Se você desenvolver uma placa de expansão PCI e usar um chip de array lógico programável para completar a implementação do protocolo PCI, a carga de trabalho e a dificuldade serão enormes e os chips de interface PCI dedicados geralmente serão usados. O chip de interface PCI9052 é apresentado a seguir.
1 introdução de chip PCI9052
PCI9052 é um chip de interface desenvolvido pela PLX Equipar Empresa de placas adaptadoras de expansão que podem fornecer um modo alvo (escravo) de barramento PCI híbrido de alto desempenho. O chip pode ser conectado a uma variedade de barramentos locais e suporta um barramento local relativamente lento com uma taxa de transferência intermitente de 132 MB/S no barramento PCI. A configuração programável do 9052 é conectada diretamente ao barramento local multiplexado ou não multiplexado de 8/16/32 bits. Os modos de 8 e 16 bits facilitam a conversão direta de placas ISA em placas PCI.
1.1 Características principais
(1) Compatível com recursos do protocolo PCI V2.1. O chip 9052 é compatível com o protocolo PCI V2.1 e suporta dispositivos adaptadores de modo escravo de baixo custo de desenvolvimento. O chip suporta conversão de placas adaptadoras ISA em placas adaptadoras PCI.
(3) Gerador de interrupção. 9052 pode gerar uma interrupção PCI a partir de duas entradas de interrupção de barramento local.
(4) Relógio. A interface do barramento local 9052 funciona no relógio TTL e gera o relógio interno necessário. O relógio TTL local funciona de forma assíncrona com o relógio PCI e permite que o barramento local funcione independentemente do relógio PCI. O clock do barramento PCI com buffer BCLKO pode ser conectado ao clock do barramento local LCLK.
(5) Configuração de barramento local programável. 9052 suporta barramento local multiplexado ou não multiplexado de 8/16/32 bits. O chip possui 4 bytes para habilitar, 26 linhas de endereço e linhas de dados de 32/16/8 bits.
(6) Leia o primeiro modo. O 9052 suporta o modo read-first, ou seja, os dados pré-travados podem ser lidos do registrador FIFO interno do 9052 antes do barramento local.
(7) Motorista de ônibus. Todos os sinais de controle, endereço e dados são gerados diretamente pelo 9052, que são usados para acionar PCI e barramentos locais sem circuitos de acionamento adicionais.
(8) Interface serial EEPROM. 9052 contém uma interface serial EEPROM para carregar informações de configuração, para carregar informações específicas de um dispositivo adaptado? Isto é muito útil. A EEPROM serial também é necessária ao converter 9052 para o modo de interface ISA.
(9) Quatro sinais de seleção de chip local. 9052 fornece quatro sinais de seleção de chip local, o endereço de base e o intervalo de cada seleção de chip podem ser programados independentemente por EEPROM serial ou o controlador principal
(10) Cinco espaços de endereço local. O endereço básico e a faixa de cada espaço de endereço local podem ser programados independentemente pela EEPROM serial ou pelo controlador principal.
(11) Atraso de armazenamento de leitura / gravação e retenção do ciclo de gravação. Para o barramento ISA, o sinal de leitura / gravação pode ser atrasado desde o início do ciclo de clock.
(12) Estado de espera do barramento local. O sinal de handshake LRDYi adicional é usado para gerar vários estados de espera e o 9052 tem um gerador de estado de espera interno.
(13) Contador de pré-trava programável. O contador de pré-trava do barramento local pode ser programado como 0 (sem pré-trava), 4, 8, 16 ou modo de valor contínuo (contador de pré-trava desligado).
1.2 Função de pino
PCI9052 é uma estrutura de pacote PQFP de plástico de 160 pinos. As funções de cada pino estão listadas na Tabela 1 à Tabela 7 de acordo com os blocos funcionais.
2 O uso do chip PCI9052
Chip de interface PCI9052 como uma interface PCI geral, suas ocasiões de aplicação e escopo são extensos. Com a diminuição gradual do número de slots de expansão ISA nos PCs até que sejam cancelados, os slots de expansão PCI se tornaram o principal padrão de configuração da placa-mãe do PC, e o desenvolvimento de futuras placas de expansão deve ser baseado na interface PCI.
No entanto, muitas placas de expansão existentes com interfaces ISA, especialmente as placas de expansão com algumas funções especiais desenvolvidas de forma independente por mim, como fazê-las continuar a ser usadas no slot PCI, parecem ser muito significativas. O seguinte enfoca a aplicação do chip de interface PCI9052 para converter diretamente a placa de expansão ISA em placa de expansão PCI.
2.1 Introdução ao modo de interface ISA
A estrutura interna do PCI9052 contém uma interface lógica ISA independente, por meio da qual a conversão suave de ISA para PCI pode ser concluída. Ele suporta dispositivos ISA com larguras de dados de 8 e 16 bits, que podem ser mapeados na memória ou I / O mapeados. O modo de leitura primeiro é usado para melhorar a taxa de transferência de dados de leitura. Depois que o modo de interface ISA é ativado, o PCI9052 executa apenas uma operação de ciclo único. Em particular, a EEPROM serial deve habilitar o modo de interface ISA.
2.1.1 Método de configuração
Existem duas maneiras de configurar PCI9052 para o modo de interface ISA.
Método 1: Método de gravação de EEPROM serial. Use o gravador para gravar os dados na EEPROM serial, consulte a Tabela 8 para usar os dados apropriados. Deve-se notar que, para o modo ISA, o pino LRESET # (132) deve estar sempre alto, e confirme se o pino MODE (68) está definido para 0, que está em modo não multiplexado.
Método 2: Método de configuração térmica. Use os mesmos dados do método um para programar EEPROM serial do barramento PCI através do chip PCI9052. Este método precisa prestar atenção se a polaridade do pino LRESET # (132) muda de baixa para alta no modo ISA, e confirmar se o pino MODE (68) está definido como 0.
2.1.2 Notas de configuração
Ao configurar para o modo de interface ISA, você deve prestar atenção aos seguintes pontos:
①Ao acessar os pinos da interface ISA, consulte o diagrama de pinos do modo C / ISA do pino PCI9052 para conectar.
②O espaço 0 é alocado para o acesso à memória da interface ISA.
③O espaço 1 é alocado para acesso de E / S da interface ISA.
④ Não importa se o endereço local do espaço 0 está na faixa de CS0 # ou o endereço local do espaço 1 está na faixa de CS1 #, o acesso ISA é válido.
⑤O ciclo escravo padrão pode usar o espaço 2, espaço 3 e EEPROM serial para acessar.
2.2 Exemplos de aplicação
Um exemplo de aplicação de um Eletrônico o controlador da chave de transferência é fornecido abaixo. A função do controlador é enviar um código de controle C0H para a porta 200H quando uma condição de disparo for detectada para controlar o Retransmissão para completar a ação de comutação. Este exemplo tem como objetivo ilustrar como usar PCI9052 para converter de placa de expansão ISA para placa de expansão PCI.
2.2.1 Design de hardware
O hardware o circuito o diagrama de estrutura do controlador é mostrado como na Fig. 1.
O circuito é dividido em três partes. A primeira parte é a linha de sinal de conexão entre o 9052 e o slot PCI. Estes sinais incluem o sinal de multiplexagem de dados de endereço AD? 31:0? , O sinal de comando do barramento C/BE? 3:0? # E sinais de controle do protocolo PCI PAR, FRAME#, IRDY#, TRDY#, STOP#, IDSEL, DEVSEL#, PERR#, SERR#. A segunda parte é a conexão com a EEPROM serial. Existem quatro linhas de sinalização: EESK, EEDO, EEDI e EECS. Os dados seriais da EEPROM podem ser gravados antecipadamente com um gravador ou online. A terceira parte é a conexão entre o 9052 e o circuito de aplicação. Neste exemplo, o sinal do barramento local ISA é usado principalmente. Existe uma linha de dados LAD? 7:0, linha de endereço ISAA? 1:0? , Los Angeles? 23:2? , I/O lê e escreve linhas de sinal IOWR#, IORD#, trava de endereço BALE.
2.2.2 Design de software
O programa está dividido em duas partes. Uma parte atribui valores a cada registro de configuração do PCI9052 e inicializa o chip. A outra parte é o programa principal. A tarefa é consultar continuamente os valores-chave relevantes no registro. Uma vez que as condições sejam atendidas, ele envia códigos de controle para a porta. O programa é concluído na linguagem DELPHI. A principal razão para escolher o DELPHI é que ele pode ser compilado em um arquivo executável independente sem nenhuma biblioteca de vínculo dinâmico, o programa é curto e poderoso e a compatibilidade entre as versões do DELPHI é relativamente boa. O fluxograma do programa é mostrado como na Fig. 2.
Os links: SKIIP31NAB12T11 TPS24751RUVR