"Protokol bas PCI adalah sangat rumit. Jika anda membangunkan papan pengembangan PCI dan menggunakan cip tatasusunan logik boleh atur cara untuk melengkapkan pelaksanaan protokol PCI, beban kerja dan kesukaran adalah besar, dan cip antara muka khusus PCI biasanya digunakan. Cip antara muka PCI9052 diperkenalkan di bawah.
"
Pengarang: Wei Wenhua
Bas PCI (Peripheral Component Interconnect) ialah bas tempatan yang boleh menyediakan bas data berprestasi tinggi untuk CPU dan persisian utama. Pada tahun 1992, banyak kumpulan yang diketuai oleh INTEL mula mereka bentuk bas PCI, dan spesifikasi V2.0nya dikeluarkan secara rasmi pada April 1993. Bas PCI mempunyai spesifikasi yang ketat, yang memastikan ia mempunyai keserasian yang baik. Kad pengembangan yang mematuhi spesifikasi PCI boleh dimasukkan ke dalam mana-mana sistem PCI untuk berfungsi dengan pasti; bas PCI boleh memberikan kadar pemindahan data yang sangat tinggi (132MB/S); PCI Bas tiada kaitan dengan CPU, dan tiada kaitan dengan kekerapan jam. Ia boleh digunakan pada pelbagai platform dan menyokong pelbagai pemproses dan kerja serentak. Bas PCI juga mempunyai kebolehskalaan yang baik. Melalui jambatan PCI-PCI, ia boleh membenarkan pengembangan tanpa had; Bas PCI Ia menggantikan bas tempatan VESA dengan ciri pasang dan mainnya. Antara muka PCI termasuk satu siri daftar. Maklumat dalam daftar ini membolehkan komputer mengkonfigurasi kad PCI secara automatik. Bas PCI pada masa ini ialah bas paling canggih pada PC.
Protokol bas PCI adalah sangat rumit. Jika anda membangunkan papan pengembangan PCI dan menggunakan cip tatasusunan logik boleh atur cara untuk melengkapkan pelaksanaan protokol PCI, beban kerja dan kesukaran adalah besar, dan cip antara muka khusus PCI biasanya digunakan. Cip antara muka PCI9052 diperkenalkan di bawah.
1 pengenalan cip PCI9052
PCI9052 ialah cip antara muka yang dibangunkan oleh PLX Teknologi Syarikat untuk papan penyesuai pengembangan yang boleh menyediakan mod sasaran bas PCI (hamba) hibrid berprestasi tinggi. Cip boleh disambungkan kepada pelbagai bas tempatan, dan menyokong bas tempatan yang agak perlahan dengan kadar pemindahan pecah 132MB/S pada bas PCI. Konfigurasi boleh atur cara 9052 disambungkan terus kepada bas tempatan 8/16/32-bit bermultipleks atau tidak berganda. Mod 8-bit dan 16-bit memudahkan penukaran terus kad ISA kepada kad PCI.
1.1 Ciri-ciri utama
(1) Serasi dengan ciri protokol PCI V2.1. Cip 9052 serasi dengan protokol PCI V2.1 dan menyokong peranti penyesuai mod hamba kos pembangunan rendah. Cip menyokong penukaran daripada kad penyesuai ISA kepada kad penyesuai PCI.
(3) Penjana gangguan. 9052 boleh menjana gangguan PCI daripada dua input gangguan bas tempatan.
(4) Jam. Antara muka bas tempatan 9052 berjalan pada jam TTL dan menjana jam dalaman yang diperlukan. Jam TTL tempatan berfungsi secara tak segerak dengan jam PCI dan membolehkan bas tempatan berfungsi secara bebas daripada jam PCI. Jam bas PCI penampan BCLKO boleh disambungkan ke jam bas tempatan LCLK.
(5) Konfigurasi bas tempatan boleh diprogramkan. 9052 menyokong bas tempatan bermultipleks atau bukan berbilang ganda 8/16/32bit. Cip mempunyai 4 bait untuk didayakan, 26 talian alamat dan talian data 32/16/8bit.
(6) Baca mod pertama. 9052 menyokong mod baca dahulu, iaitu, data pra-latch boleh dibaca daripada daftar FIFO dalaman 9052 sebelum bas tempatan.
(7) Pemandu bas. Semua isyarat kawalan, alamat dan data dijana secara langsung oleh 9052, yang digunakan untuk memandu PCI dan bas tempatan tanpa litar pemacu tambahan.
(8) Antara muka EEPROM bersiri. 9052 mengandungi antara muka EEPROM bersiri untuk memuatkan maklumat konfigurasi, untuk memuatkan maklumat peranti disesuaikan khusus? Ini sangat berguna. EEPROM bersiri juga diperlukan apabila menukar 9052 kepada mod antara muka ISA.
(9) Empat isyarat pilih cip tempatan. 9052 menyediakan empat isyarat pilih cip tempatan, alamat asas dan julat setiap pilihan cip boleh diprogramkan secara bebas oleh EEPROM bersiri atau pengawal utama
(10) Lima ruang alamat tempatan. Alamat asas dan julat setiap ruang alamat tempatan boleh diprogramkan secara bebas oleh EEPROM bersiri atau pengawal utama.
(11) Baca/tulis kelewatan penyimpanan dan tulis pengekalan kitaran. Untuk bas ISA, isyarat baca/tulis boleh ditangguhkan dari permulaan kitaran jam.
(12) Keadaan menunggu bas tempatan. Isyarat jabat tangan LRDYi tambahan digunakan untuk menjana pelbagai keadaan menunggu, dan 9052 mempunyai penjana keadaan menunggu dalaman.
(13) Kaunter pra-selak boleh atur cara. Kaunter pra-selak bas tempatan boleh diprogramkan sebagai mod 0 (tiada pra-selak), 4, 8, 16 atau nilai berterusan (selak pra-selak).
1.2 Fungsi pin
PCI9052 ialah struktur pakej PQFP plastik 160-pin. Fungsi setiap pin disenaraikan dalam Jadual 1 hingga Jadual 7 mengikut blok berfungsi.
2 Penggunaan cip PCI9052
Cip antara muka PCI9052 sebagai antara muka PCI umum, acara dan skop aplikasinya adalah luas. Dengan penurunan beransur-ansur dalam bilangan slot pengembangan ISA dalam PC sehingga ia dibatalkan, slot pengembangan PCI telah menjadi arus perdana konfigurasi motherboard PC, dan pembangunan papan pengembangan masa depan mesti berdasarkan antara muka PCI.
Walau bagaimanapun, banyak papan pengembangan sedia ada dengan antara muka ISA, terutamanya papan pengembangan dengan beberapa fungsi khas yang dibangunkan oleh saya sendiri, bagaimana untuk menjadikannya terus digunakan dalam slot PCI, nampaknya sangat bermakna. Berikut memfokuskan pada aplikasi cip antara muka PCI9052 untuk menukar secara langsung papan pengembangan ISA kepada papan pengembangan PCI.
2.1 Pengenalan kepada mod antara muka ISA
Struktur dalaman PCI9052 mengandungi antara muka logik ISA bebas, yang melaluinya penukaran lancar daripada ISA ke PCI boleh diselesaikan. Ia menyokong peranti ISA dengan lebar data 8-bit dan 16-bit, yang boleh dipetakan memori atau dipetakan I/O. Mod baca-dahulu digunakan untuk meningkatkan daya pemprosesan data bacaan. Setelah mod antara muka ISA didayakan, PCI9052 hanya melakukan operasi kitaran tunggal. Khususnya, EEPROM bersiri mesti mendayakan mod antara muka ISA.
2.1.1 Kaedah konfigurasi
Terdapat dua cara untuk mengkonfigurasi PCI9052 untuk mod antara muka ISA.
Kaedah 1: Membakar kaedah EEPROM bersiri. Gunakan penulis untuk menulis data ke dalam EEPROM bersiri, rujuk Jadual 8 untuk menggunakan data yang sesuai. Perlu diingatkan bahawa, untuk mod ISA, pin LRESET# (132) mesti sentiasa tinggi, dan mengesahkan bahawa pin MODE (68) ditetapkan kepada 0, yang berada dalam mod bukan berbilang.
Kaedah 2: Kaedah konfigurasi terma. Gunakan data kaedah satu yang sama untuk memprogram EEPROM bersiri dari bas PCI melalui cip PCI9052. Kaedah ini perlu memberi perhatian bahawa kekutuban pin LRESET# (132) berubah dari rendah ke tinggi dalam mod ISA, dan mengesahkan bahawa pin MODE (68) ditetapkan kepada 0.
2.1.2 Nota Konfigurasi
Apabila mengkonfigurasi mod antara muka ISA, anda mesti memberi perhatian kepada perkara berikut:
①Apabila mengakses pin antara muka ISA, sila rujuk gambarajah pin mod C/ISA pin PCI9052 untuk menyambung.
②Ruang 0 diperuntukkan kepada akses memori antara muka ISA.
③Ruang 1 diperuntukkan untuk akses I/O antara muka ISA.
④ Tidak kira alamat tempatan ruang 0 berada dalam julat CS0# atau alamat tempatan ruang 1 berada dalam julat CS1#, akses ISA adalah sah.
⑤Kitaran hamba standard boleh menggunakan ruang 2, ruang 3 dan EEPROM bersiri untuk mengakses.
2.2 Contoh aplikasi
Contoh aplikasi an Elektronik pengawal suis pemindahan diberikan di bawah. Fungsi pengawal adalah untuk menghantar kod kawalan C0H ke port 200H apabila keadaan pencetus dikesan untuk mengawal relay untuk melengkapkan tindakan pensuisan. Contoh ini bertujuan untuk menggambarkan cara menggunakan PCI9052 untuk menukar daripada papan pengembangan ISA kepada papan pengembangan PCI.
2.2.1 Reka bentuk perkakasan
Perkakasan litar rajah struktur pengawal ditunjukkan seperti dalam Rajah 1.
Litar dibahagikan kepada tiga bahagian. Bahagian pertama ialah talian isyarat sambungan antara 9052 dan slot PCI. Isyarat ini termasuk isyarat pemultipleksan data alamat AD? 31:0? , Isyarat arahan bas C/BE? 3:0? # Dan isyarat kawalan protokol PCI PAR, FRAME#, IRDY#, TRDY#, STOP#, IDSEL, DEVSEL#, PERR#, SERR#. Bahagian kedua ialah sambungan dengan EEPROM bersiri. Terdapat empat garis isyarat: EESK, EEDO, EEDI dan EECS. Data EEPROM bersiri boleh dibakar terlebih dahulu dengan penulis atau dalam talian. Bahagian ketiga ialah sambungan antara 9052 dan litar aplikasi. Dalam contoh ini, isyarat bas tempatan ISA digunakan terutamanya. Adakah terdapat talian data LAD? 7:0, talian alamat ISAA? 1:0? , LA? 23:2? , I/O membaca dan menulis garis isyarat IOWR#, IORD#, alamat selak BALE.
2.2.2 Reka bentuk perisian
Program ini terbahagi kepada dua bahagian. Satu bahagian memberikan nilai kepada setiap daftar konfigurasi PCI9052 dan memulakan cip. Bahagian lain adalah program utama. Tugasnya adalah untuk terus menanyakan nilai kunci yang berkaitan dalam pendaftaran. Setelah syarat dipenuhi, ia menghantar kod kawalan ke pelabuhan. Program ini diselesaikan dalam bahasa DELPHI. Sebab utama untuk memilih DELPHI ialah ia boleh disusun menjadi fail boleh laku bebas tanpa sebarang perpustakaan pautan dinamik, program ini pendek dan berkuasa, dan keserasian antara versi DELPHI adalah agak baik. Carta alir program ditunjukkan seperti dalam Rajah 2.
Pautan: SKIIP31NAB12T11 TPS24751RUVR