"Giao thức bus PCI rất phức tạp. Nếu bạn phát triển một bo mạch mở rộng PCI và sử dụng chip mảng logic có thể lập trình để hoàn thành việc triển khai giao thức PCI, thì khối lượng công việc và khó khăn là rất lớn, và các chip giao diện chuyên dụng PCI thường được sử dụng. Chip giao tiếp PCI9052 được giới thiệu dưới đây.
"
Tác giả: Wei Wenhua
Xe buýt PCI (Kết nối thành phần ngoại vi) là một bus cục bộ có thể cung cấp một bus dữ liệu hiệu suất cao cho CPU chính và các thiết bị ngoại vi. Năm 1992, nhiều nhóm do INTEL lãnh đạo đã bắt đầu thiết kế bus PCI, và đặc điểm kỹ thuật V2.0 của nó chính thức được phát hành vào tháng 1993 năm 132. Bus PCI có các thông số kỹ thuật nghiêm ngặt, đảm bảo rằng nó có khả năng tương thích tốt. Thẻ mở rộng tuân thủ đặc điểm kỹ thuật PCI có thể được lắp vào bất kỳ hệ thống PCI nào để hoạt động đáng tin cậy; bus PCI có thể cung cấp tốc độ truyền dữ liệu rất cao (XNUMXMB / S); PCI Bus không liên quan gì đến CPU và không liên quan gì đến tần số xung nhịp. Nó có thể được áp dụng cho các nền tảng khác nhau và hỗ trợ nhiều bộ xử lý và làm việc đồng thời. Bus PCI cũng có khả năng mở rộng tốt. Thông qua cầu nối PCI-PCI, nó có thể cho phép mở rộng không giới hạn; Bus PCI Nó thay thế bus cục bộ VESA bằng tính năng plug-and-play. Giao diện PCI bao gồm một loạt các thanh ghi. Thông tin trong các thanh ghi này cho phép máy tính tự động cấu hình thẻ PCI. Bus PCI hiện là bus tiên tiến nhất trên PC.
Giao thức bus PCI rất phức tạp. Nếu bạn phát triển một bo mạch mở rộng PCI và sử dụng chip mảng logic có thể lập trình để hoàn thành việc triển khai giao thức PCI, thì khối lượng công việc và khó khăn là rất lớn, và các chip giao diện chuyên dụng PCI thường được sử dụng. Chip giao tiếp PCI9052 được giới thiệu dưới đây.
1 giới thiệu chip PCI9052
PCI9052 là chip giao diện được phát triển bởi PLX Công nghệ Công ty cung cấp các bo mạch bộ điều hợp mở rộng có thể cung cấp chế độ mục tiêu bus PCI (phụ) hiệu suất cao lai. Con chip này có thể được kết nối với nhiều loại xe buýt cục bộ khác nhau và hỗ trợ xe buýt cục bộ tương đối chậm với tốc độ truyền đột ngột là 132 MB/giây trên bus PCI. Cấu hình lập trình của 9052 được kết nối trực tiếp với bus cục bộ 8/16/32-bit được ghép kênh hoặc không ghép kênh. Chế độ 8 bit và 16 bit tạo điều kiện thuận lợi cho việc chuyển đổi trực tiếp thẻ ISA sang thẻ PCI.
1.1 Các tính năng chính
(1) Tương thích với các tính năng của giao thức PCI V2.1. Chip 9052 tương thích với giao thức PCI V2.1 và hỗ trợ các thiết bị điều hợp chế độ nô lệ chi phí phát triển thấp. Chip hỗ trợ chuyển đổi từ thẻ tiếp hợp ISA sang thẻ tiếp hợp PCI.
(3) Máy phát ngắt. 9052 có thể tạo ra một ngắt PCI từ hai đầu vào ngắt bus cục bộ.
(4) Đồng hồ. Giao diện bus cục bộ 9052 chạy trên đồng hồ TTL và tạo ra đồng hồ nội bộ cần thiết. Đồng hồ TTL cục bộ hoạt động không đồng bộ với đồng hồ PCI và cho phép bus cục bộ hoạt động độc lập với đồng hồ PCI. Đồng hồ bus PCI có bộ đệm BCLKO có thể được kết nối với đồng hồ bus cục bộ LCLK.
(5) Cấu hình bus cục bộ có thể lập trình được. 9052 hỗ trợ bus nội bộ 8/16 / 32bit ghép kênh hoặc không ghép kênh. Con chip này có 4 byte để kích hoạt, 26 dòng địa chỉ và 32/16 / 8 bit dòng dữ liệu.
(6) Chế độ đọc đầu tiên. 9052 hỗ trợ chế độ đọc trước, tức là, dữ liệu được chốt trước có thể được đọc từ thanh ghi FIFO nội bộ 9052 trước bus cục bộ.
(7) Tài xế xe buýt. Tất cả các tín hiệu điều khiển, địa chỉ và dữ liệu được tạo ra trực tiếp bởi 9052, được sử dụng để điều khiển PCI và các bus cục bộ mà không cần mạch truyền động bổ sung.
(8) Giao diện EEPROM nối tiếp. 9052 có chứa giao diện EEPROM nối tiếp để tải thông tin cấu hình, để tải thông tin thiết bị được điều chỉnh cụ thể? Điều này rất hữu ích. EEPROM nối tiếp cũng cần thiết khi chuyển đổi 9052 sang chế độ giao diện ISA.
(9) Bốn tín hiệu chọn chip cục bộ. 9052 cung cấp bốn tín hiệu chọn chip cục bộ, địa chỉ cơ sở và phạm vi của mỗi lựa chọn chip có thể được lập trình độc lập bằng EEPROM nối tiếp hoặc bộ điều khiển chính
(10) Năm không gian địa chỉ cục bộ. Địa chỉ cơ sở và phạm vi của từng không gian địa chỉ cục bộ có thể được lập trình độc lập bởi EEPROM nối tiếp hoặc bộ điều khiển chính.
(11) Độ trễ lưu trữ đọc / ghi và lưu giữ chu kỳ ghi. Đối với bus ISA, tín hiệu đọc / ghi có thể bị trễ từ đầu chu kỳ xung nhịp.
(12) Trạng thái chờ xe buýt địa phương. Tín hiệu bắt tay LRDYi bổ sung được sử dụng để tạo ra các trạng thái chờ khác nhau và 9052 có bộ tạo trạng thái chờ bên trong.
(13) Bộ đếm chốt trước có thể lập trình. Bộ đếm chốt trước xe buýt cục bộ có thể được lập trình ở chế độ 0 (không chốt trước), 4, 8, 16 hoặc giá trị liên tục (tắt bộ đếm trước chốt).
1.2 Chức năng ghim
PCI9052 là cấu trúc gói PQFP bằng nhựa 160 chân. Chức năng của mỗi chân được liệt kê trong Bảng 1 đến Bảng 7 theo các khối chức năng.
2 Việc sử dụng chip PCI9052
Chip giao diện PCI9052 như một giao diện PCI chung, các dịp và phạm vi ứng dụng của nó rất rộng. Với sự giảm dần số lượng khe cắm mở rộng ISA trong PC cho đến khi chúng bị hủy bỏ, các khe cắm mở rộng PCI đã trở thành xu hướng chủ đạo của cấu hình bo mạch chủ PC và sự phát triển của các bảng mạch mở rộng trong tương lai phải dựa trên giao diện PCI.
Tuy nhiên, nhiều bo mạch mở rộng hiện tại có giao diện ISA, đặc biệt là các bo mạch mở rộng với một số chức năng đặc biệt do chính tôi phát triển độc lập, làm thế nào để chúng tiếp tục được sử dụng trong khe cắm PCI, dường như rất có ý nghĩa. Phần sau tập trung vào ứng dụng của chip giao tiếp PCI9052 để chuyển đổi trực tiếp bảng mở rộng ISA sang bảng mở rộng PCI.
2.1 Giới thiệu về chế độ giao diện ISA
Cấu trúc bên trong của PCI9052 chứa một giao diện logic ISA độc lập, qua đó có thể hoàn thành quá trình chuyển đổi trơn tru từ ISA sang PCI. Nó hỗ trợ các thiết bị ISA với độ rộng dữ liệu 8 bit và 16 bit, có thể được ánh xạ bộ nhớ hoặc ánh xạ I / O. Chế độ đọc trước được sử dụng để cải thiện thông lượng đọc dữ liệu. Khi chế độ giao diện ISA được kích hoạt, PCI9052 chỉ thực hiện một hoạt động chu kỳ duy nhất. Đặc biệt, EEPROM nối tiếp phải kích hoạt chế độ giao diện ISA.
2.1.1 Phương pháp cấu hình
Có hai cách để cấu hình PCI9052 cho chế độ giao diện ISA.
Phương pháp 1: Phương pháp đốt EEPROM nối tiếp. Sử dụng bộ ghi để ghi dữ liệu vào EEPROM nối tiếp, tham khảo Bảng 8 để sử dụng dữ liệu thích hợp. Cần lưu ý rằng, đối với chế độ ISA, chân LRESET # (132) phải luôn ở mức cao và xác nhận rằng chân MODE (68) được đặt thành 0, ở chế độ không ghép kênh.
Phương pháp 2: Phương pháp cấu hình nhiệt. Sử dụng dữ liệu tương tự của phương pháp một để lập trình EEPROM nối tiếp từ bus PCI thông qua chip PCI9052. Phương pháp này cần chú ý rằng cực của chân LRESET # (132) thay đổi từ thấp đến cao trong chế độ ISA và xác nhận rằng chân MODE (68) được đặt thành 0.
2.1.2 Lưu ý về cấu hình
Khi cấu hình cho chế độ giao diện ISA, bạn phải chú ý những điểm sau:
①Khi truy cập các chân giao diện ISA, vui lòng tham khảo sơ đồ chân chế độ C / ISA của chân PCI9052 để kết nối.
② Không gian 0 được cấp cho quyền truy cập bộ nhớ của giao diện ISA.
③ Không gian 1 được cấp cho truy cập I / O của giao diện ISA.
④ Bất kể địa chỉ cục bộ của không gian 0 nằm trong phạm vi CS0 # hoặc địa chỉ cục bộ của không gian 1 nằm trong phạm vi CS1 #, quyền truy cập ISA vẫn hợp lệ.
⑤Chu kỳ nô lệ tiêu chuẩn có thể sử dụng không gian 2, không gian 3 và EEPROM nối tiếp để truy cập.
2.2 Các ví dụ ứng dụng
Một ví dụ ứng dụng của một điện tử bộ điều khiển chuyển mạch chuyển được đưa ra bên dưới. Chức năng của bộ điều khiển là gửi mã điều khiển C0H đến cổng 200H khi phát hiện điều kiện kích hoạt để điều khiển Đặt lại để hoàn thành hành động chuyển đổi. Ví dụ này nhằm minh họa cách sử dụng PCI9052 để chuyển đổi từ bảng mở rộng ISA sang bảng mở rộng PCI.
2.2.1 Thiết kế phần cứng
Phần cứng mạch sơ đồ cấu trúc của bộ điều khiển như trong Hình 1.
Mạch được chia thành ba phần. Phần đầu tiên là dây tín hiệu kết nối giữa 9052 và khe cắm PCI. Các tín hiệu này bao gồm tín hiệu ghép kênh dữ liệu địa chỉ AD? 31: 0? , Tín hiệu lệnh bus C / BE? 3: 0? # Và tín hiệu điều khiển giao thức PCI PAR, FRAME #, IRDY #, TRDY #, STOP #, IDSEL, DEVSEL #, PERR #, SERR #. Phần thứ hai là kết nối với EEPROM nối tiếp. Có bốn đường tín hiệu: EESK, EEDO, EEDI và EECS. Dữ liệu EEPROM nối tiếp có thể được ghi trước bằng máy ghi hoặc trực tuyến. Phần thứ ba là kết nối giữa 9052 và mạch ứng dụng. Trong ví dụ này, tín hiệu xe buýt cục bộ ISA được sử dụng chủ yếu. Có một dòng dữ liệu LAD? 7: 0, dòng địa chỉ ISAA? 1: 0? , LA? 23: 2? , I / O đọc và ghi các dòng tín hiệu IOWR #, IORD #, chốt địa chỉ BALE.
2.2.2 Thiết kế phần mềm
Chương trình được chia thành hai phần. Một phần gán giá trị cho mỗi thanh ghi cấu hình của PCI9052 và khởi tạo chip. Phần khác là chương trình chính. Nhiệm vụ là liên tục truy vấn các giá trị khóa có liên quan trong sổ đăng ký. Khi các điều kiện được đáp ứng, nó sẽ gửi mã điều khiển đến cổng. Chương trình được hoàn thành bằng ngôn ngữ DELPHI. Lý do chính để chọn DELPHI là nó có thể được biên dịch thành một tệp thực thi độc lập mà không cần bất kỳ thư viện liên kết động nào, chương trình ngắn gọn và mạnh mẽ, khả năng tương thích giữa các phiên bản DELPHI là tương đối tốt. Biểu đồ luồng chương trình được hiển thị như trong Hình 2.
Các liên kết: SKIIP31NAB12T11 TPS24751RUVR