Aldec lance la dernière version du Riviera-PRO

Aldec a déclaré qu'il fournissait désormais l'implémentation la plus complète de VHDL 2019 pour les plates-formes Windows et Linux avec la dernière version de Riviera-PRO (version 2021.04).

Selon Aldec, un spécialiste de la simulation de langage HDL mixte et de la vérification assistée par matériel pour les conceptions FPGA et ASIC, parmi les fonctionnalités les plus importantes actuellement prises en charge sont les interfaces.

Les interfaces ont toujours été difficiles à modéliser en VHDL. Dans VHDL-2019 (alias IEEE 1076-2019), ils sont hébergés à l'aide d'un enregistrement et d'une vue de mode. Parallèlement à d'autres nouvelles fonctionnalités, les interfaces permettent aux utilisateurs de créer du code plus compact et plus réutilisable.

Les fonctionnalités de simulation VHDL-2019 ajoutées à Riviera-PRO incluent la prise en charge des tableaux et des enregistrements du type de fichier, l'introduction d'instructions de blocs séquentiels et la bibliothèque STD a été améliorée avec le package REFLECTION.

«L'amélioration de la prise en charge des interfaces avec VHDL était l'une des plus intéressantes de la version VHDL-2019, et leur mise en œuvre était le résultat direct des demandes de la communauté des utilisateurs de VHDL, qui a proposé des modèles d'utilisation pour justifier l'ajout», a déclaré Sunil Sahoo , Chef de produit Riviera-PRO. «Nous écoutons également la communauté. Lors du lancement ou de l'amélioration de nos outils EDA, Aldec le fait toujours en réponse directe aux besoins et aux demandes de nos utilisateurs, et l'amélioration de la prise en charge des interfaces s'appuie sur une disposition précoce pour VHDL-2019 que nous avons introduite dans Riviera-PRO l'année dernière. La plupart des autres fournisseurs d'outils EDA n'ont pas encore pris en charge le VHDL-2019. »

Riviera-PRO a également reçu une variété d'améliorations de la simulation SystemVerilog. Ceux-ci incluent: le type de données d'un utilisateur type de réseau peut être spécifié avec un paramètre de type, et séquence aléatoire Les instructions peuvent désormais être déclarées dans des modules et des classes paramétrés par un type.