Aldec merilis versi terbaru Riviera-PRO

Aldec mengatakan bahwa mereka sekarang memasok implementasi VHDL 2019 yang paling komprehensif untuk platform Windows dan Linux dengan rilis terbaru Riviera-PRO (versi rilis 2021.04).

Menurut Aldec, spesialis dalam simulasi bahasa campuran HDL dan verifikasi yang dibantu perangkat keras untuk desain FPGA dan ASIC, di antara fitur terpenting yang sekarang sedang didukung adalah Antarmuka.

Antarmuka secara historis sulit untuk dimodelkan dalam VHDL. Di VHDL-2019 (alias IEEE 1076-2019), mereka diakomodasi menggunakan rekaman dan tampilan mode. Bersama dengan fitur baru lainnya, Antarmuka memungkinkan pengguna membuat kode yang lebih ringkas dan lebih dapat digunakan kembali.

Fitur simulasi VHDL-2019 ditambahkan ke Riviera-PRO termasuk dukungan untuk array dan catatan dari tipe file, pengenalan pernyataan blok berurutan, dan perpustakaan STD telah ditingkatkan dengan paket REFLEKSI.

“Peningkatan dukungan Interfaces ke VHDL adalah salah satu yang paling menarik dalam rilis VHDL-2019, dan implementasinya merupakan hasil langsung dari permintaan komunitas pengguna VHDL, yang mengedepankan model penggunaan untuk membenarkan penambahan,” kata Sunil Sahoo , Manajer Produk Riviera-PRO. “Kami juga mendengarkan komunitas. Saat meluncurkan atau meningkatkan alat EDA kami, Aldec selalu melakukannya sebagai tanggapan langsung terhadap kebutuhan dan permintaan pengguna kami, dan peningkatan dukungan Antarmuka dibangun di atas penyediaan awal untuk VHDL-2019 yang kami perkenalkan di Riviera-PRO tahun lalu. Sebagian besar vendor alat EDA lainnya belum memenuhi VHDL-2019 dengan cara apa pun. ”

Riviera-PRO juga menerima berbagai peningkatan simulasi SystemVerilog. Ini termasuk: tipe data yang ditentukan pengguna tipe net dapat ditentukan dengan parameter tipe, dan random sequence Pernyataan sekarang dapat dideklarasikan dalam modul dan kelas yang diparameterisasi menurut tipe.