Aldec brengt de nieuwste versie van de Riviera-PRO uit

Update: 19 mei 2021

Aldec brengt de nieuwste versie van de Riviera-PRO uit

Aldec brengt de nieuwste versie van de Riviera-PRO uit

Aldec heeft gezegd dat het nu de meest uitgebreide implementatie van VHDL 2019 voor zowel Windows- als Linux-platforms levert met de nieuwste release van Riviera-PRO (releaseversie 2021.04).

Volgens Aldec, een specialist in gemengde HDL-taalsimulatie en hardware-ondersteunde verificatie voor FPGA- en ASIC-ontwerpen, is Interfaces een van de belangrijkste functies die nu worden ondersteund.

Interfaces zijn historisch moeilijk te modelleren in VHDL. In VHDL-2019 (ook bekend als IEEE 1076-2019) worden ze ondergebracht met behulp van een record en een modusweergave. Samen met andere nieuwe functies stellen Interfaces gebruikers in staat om code te maken die compacter en beter herbruikbaar is.

VHDL-2019 simulatiefuncties toegevoegd aan Riviera-PRO omvatten ondersteuning voor arrays en records van het bestandstype, de introductie van sequentiële blokinstructies en de STD-bibliotheek is verbeterd met het REFLECTION-pakket.

"De verbeterde ondersteuning van interfaces voor VHDL was een van de meest opwindende in de VHDL-2019-release en de implementatie ervan was het directe resultaat van verzoeken van de VHDL-gebruikersgemeenschap, die gebruiksmodellen naar voren brachten om de toevoeging te rechtvaardigen", aldus Sunil Sahoo , Productmanager Riviera-PRO. “We luisteren ook naar de gemeenschap. Bij het lanceren of verbeteren van onze EDA-tools, doet Aldec dit altijd in direct antwoord op de behoeften en verzoeken van onze gebruikers, en de verbeterde ondersteuning van Interfaces bouwt voort op een vroege voorziening voor VHDL-2019 die we vorig jaar in Riviera-PRO hebben geïntroduceerd. De meeste andere leveranciers van EDA-tools hebben nog op geen enkele manier rekening gehouden met VHDL-2019. "

Riviera-PRO heeft ook een aantal SystemVerilog-simulatieverbeteringen ontvangen. Deze omvatten: het gegevenstype van een door de gebruiker gedefinieerd nettype kan worden gespecificeerd met een typeparameter, en willekeurige volgorde statements kunnen nu worden gedeclareerd in modules en klassen die zijn geparametriseerd door een type.