Aldec mengeluarkan versi terbaru Riviera-PRO

Aldec mengatakan bahawa ia kini menyediakan pelaksanaan VHDL 2019 yang paling komprehensif untuk kedua-dua platform Windows dan Linux dengan keluaran terbaru Riviera-PRO (versi pelepasan 2021.04).

Menurut Aldec, pakar dalam simulasi bahasa HDL campuran dan pengesahan berbantukan perkakasan untuk reka bentuk FPGA dan ASIC, antara ciri terpenting yang kini disokong ialah Interfaces.

Antarmuka secara historis sukar untuk dimodelkan dalam VHDL. Dalam VHDL-2019 (aka IEEE 1076-2019), mereka ditampung menggunakan rakaman dan pandangan mod. Bersama dengan ciri baru yang lain, Interfaces membolehkan pengguna membuat kod yang lebih ringkas dan lebih boleh digunakan semula.

Ciri-ciri simulasi VHDL-2019 yang ditambahkan ke Riviera-PRO termasuk sokongan untuk tatasusunan dan rekod jenis fail, pengenalan pernyataan blok berurutan, dan perpustakaan STD telah diperkuat dengan pakej REFLECTION.

"Peningkatan sokongan Interfaces ke VHDL adalah salah satu yang paling menarik dalam rilis VHDL-2019, dan pelaksanaannya adalah hasil langsung dari permintaan dari komuniti pengguna VHDL, yang mengemukakan model penggunaan untuk membenarkan penambahan itu," kata Sunil Sahoo , Pengurus Produk Riviera-PRO. “Kami juga mendengarkan masyarakat. Semasa melancarkan atau meningkatkan alat EDA kami, Aldec selalu melakukannya sebagai tindak balas langsung terhadap keperluan dan permintaan pengguna kami, dan sokongan yang lebih baik dari Interfaces dibuat berdasarkan penyediaan awal untuk VHDL-2019 yang kami perkenalkan di Riviera-PRO tahun lalu. Sebilangan besar vendor alat EDA yang lain belum dapat memenuhi VHDL-2019 dengan cara apa pun. "

Riviera-PRO juga telah menerima pelbagai peningkatan simulasi SystemVerilog. Ini termasuk: jenis data yang ditentukan pengguna jenis nett dapat ditentukan dengan parameter jenis, dan rawak pernyataan sekarang boleh dinyatakan dalam modul dan kelas yang di parameter berdasarkan jenis.