QuickLogic annonce l'IP eFPGA sur le processus UMC 22 nm

Mise à jour : 2 juillet 2023

QuickLogic annonce l'IP eFPGA sur le processus UMC 22 nm

QuickLogic a annoncé la disponibilité de son premier bloc eFPGA défini par le client à partir du générateur IP Australis pour le processus UMC 22 nm.

L'outil Australis permet une génération rapide d'IP eFPGA pour presque toutes les fonderies et tous les nœuds et le noyau IP eFPGA est disponible dès maintenant, et toute personnalisation future de celui-ci pour les entreprises utilisant cette même combinaison fonderie/nœud de processus pourra être réalisée en seulement quelques minutes. semaines.

QuickLogic est un développeur de SoC multicœurs ultra-faible consommation, embarqués FPGA Les solutions IP et Endpoint AI et ce nouveau L'IP eFPGA sera intégré dans les conceptions de SoC et pris en charge par la suite complète d'outils logiciels QuickLogic Aurora ainsi qu'une large gamme d'outils open source.

En intégrant un embarqué FPGA IP, les clients pourront bénéficier de la flexibilité nécessaire pour apporter des modifications à la conception RTL en post-production, ce qui permettra à un seul SoC de servir plusieurs applications adjacentes ou d'évoluer avec l'évolution des normes, tout en permettant également l'ajout de nouvelles fonctionnalités pour répondre à tout problème. changements concurrentiels.

En conséquence, la durée de vie utile des SoC à fort investissement peut être considérablement prolongée, augmentant la rentabilité et le retour sur investissement du produit. Des avantages particuliers sont attendus pour les marchés de l'IoT intelligent, de l'industrie, de la sécurité, de l'aérospatiale, de la santé et de la haute fiabilité.

« Historiquement, les clients intéressés par l'ajout d'IP FPGA intégré à leurs conceptions de SoC disposaient d'un choix très limité de tailles de baies et de combinaisons de nœuds de fonderie/process », a expliqué Brian Faith, PDG de QuickLogic. « Avec les capacités activées par notre outil Australis, nous avons résolu ce défi. Nous pouvons désormais personnaliser l'IP eFPGA, choisir le processus/nœud spécifique et terminer les conceptions de nos clients dans un délai très court.