Synopsys lance l'IP du contrôleur Die-to-Die

Le nouveau contrôleur IP Die-to-Die DesignWare de Synopsys, qui complète l'IP PHY 112G USR/XSR existante de l'entreprise, fournit désormais une solution IP die-to-die complète.

Selon Synopsys, les concepteurs bénéficieront d'une offre de connectivité die-to-die à faible latence et à large bande passante, capable de répondre à la charge de travail accrue et aux demandes de déplacement de données plus rapides du calcul haute performance, de l'intelligence artificielle (IA) et des SoC de mise en réseau. .

Le contrôleur DesignWare Die-to-Die et PHY IP font partie de la solution multi-dies Synopsys, composée de HBM IP et du compilateur 3DIC, accélérant les conceptions de SoC nécessitant un emballage avancé.

Le contrôleur DesignWare Die-to-Die fournit des mécanismes de récupération d'erreur tels que la correction d'erreur directe en option et le contrôle de redondance cyclique pour une intégrité des données et une fiabilité de liaison supérieures. La configuration flexible du contrôleur DesignWare Die-to-Die prenant en charge les protocoles AMBA CXS et AXI permet une communication de données cohérente et non cohérente pour une intégration facile dans les SoC basés sur Arm et d'autres SoC hautes performances. Le contrôleur DesignWare Die-to-Die avec prise en charge d'une bande passante PHY jusqu'à 1.8 To/s répond aux exigences de calcul hautes performances des SoC nécessitant une connectivité robuste de matrice à matrice.

« La tendance à la division et à la désagrégation des puces nécessite des liaisons à portée ultra et extra courte pour permettre une connectivité inter-dies avec des débits de données élevés », a déclaré John Koeter, vice-président senior du marketing et de la stratégie IP chez Synopsys. « Notre solution complète DesignWare Die-to-Die IP offre un contrôleur à très faible latence et des PHY hautes performances qui ont été adoptés par de nombreux clients, permettant aux concepteurs d'intégrer une IP de haute qualité dans leurs SoC multi-dies en toute confiance tout en minimisant l'intégration risque."

Le vaste portefeuille d'IP DesignWare de Synopsys comprend des bibliothèques logiques, des mémoires intégrées, des E/S, des moniteurs PVT, des tests intégrés, des IP analogiques, des IP d'interface, des IP de sécurité, des processeurs et des sous-systèmes intégrés.

Pour accélérer le prototypage, le développement logiciel et l'intégration d'IP dans les SoC, l'initiative IP Accelerated de Synopsys propose également des kits de prototypage IP, des kits de développement logiciel IP et des sous-systèmes IP.