Synopsys meluncurkan IP pengontrol Die-to-Die

DesignWare Die-to-Die Controller IP baru Synopsys, yang melengkapi IP PHY 112G USR/XSR perusahaan yang ada, sekarang menyediakan solusi IP die-to-die yang lengkap.

Menurut Synopsys, para desainer akan mendapat manfaat dari penawaran konektivitas die-to-die dengan latensi rendah dan bandwidth tinggi yang mampu mengatasi peningkatan beban kerja dan tuntutan pergerakan data yang lebih cepat dari komputasi kinerja tinggi, kecerdasan buatan (AI) dan SoC jaringan. .

DesignWare Die-to-Die Controller dan PHY IP adalah bagian dari solusi multi-die Synopsys, yang terdiri dari HBM IP dan 3DIC Compiler, mempercepat desain SoC yang membutuhkan pengemasan tingkat lanjut.

DesignWare Die-to-Die Controller menyediakan mekanisme pemulihan kesalahan seperti koreksi kesalahan maju opsional dan pemeriksaan redundansi siklik untuk integritas data yang lebih tinggi dan keandalan tautan. Konfigurasi fleksibel pengontrol DesignWare Die-to-Die yang mendukung protokol AMBA CXS dan AXI memungkinkan komunikasi data yang koheren dan non-koheren untuk integrasi yang mudah ke dalam SoC berbasis Arm dan berkinerja tinggi lainnya. DesignWare Die-to-Die Controller dengan dukungan bandwidth PHY hingga 1.8Tb/s menjawab tuntutan komputasi kinerja tinggi dari SoC yang membutuhkan konektivitas die-to-die yang kuat.

“Tren die splitting dan disagregasi membutuhkan tautan jangkauan ultra dan ekstra pendek untuk memungkinkan konektivitas antar-die dengan kecepatan data tinggi,” kata John Koeter, wakil presiden senior pemasaran dan strategi untuk IP di Synopsys. “Solusi IP DesignWare Die-to-Die lengkap kami menawarkan pengontrol latensi ultra-rendah dan PHY berkinerja tinggi yang telah diadopsi oleh banyak pelanggan, memungkinkan desainer untuk mengintegrasikan IP berkualitas tinggi dalam SoC multi-die mereka dengan percaya diri sambil meminimalkan integrasi risiko."

Portofolio IP DesignWare Synopsys yang luas mencakup pustaka logika, memori tertanam, IO, monitor PVT, pengujian tertanam, IP analog, IP antarmuka, IP keamanan, prosesor dan subsistem tertanam.

Untuk mempercepat pembuatan prototipe, pengembangan perangkat lunak, dan integrasi IP ke dalam SoC, inisiatif IP Accelerated Synopsys juga menawarkan kit prototipe IP, kit pengembangan perangkat lunak IP, dan subsistem IP.