Synopsys lancia l'IP del controller Die-to-Die

Il nuovo IP del controller Die-to-Die DesignWare di Synopsys, che integra l'esistente 112G USR/XSR PHY IP dell'azienda, ora fornisce una soluzione IP completa die-to-die.

Secondo Synopsys, i progettisti trarranno vantaggio da un'offerta di connettività die-to-die a bassa latenza e larghezza di banda elevata in grado di soddisfare l'aumento del carico di lavoro e le esigenze di spostamento dei dati più veloci dei SoC di calcolo ad alte prestazioni, intelligenza artificiale (AI) e networking. .

Il controller Die-to-Die DesignWare e PHY IP fanno parte della soluzione multi-die Synopsys, composta da HBM IP e 3DIC Compiler, che accelera i progetti SoC che richiedono un packaging avanzato.

Il controller DesignWare Die-to-Die fornisce meccanismi di ripristino degli errori come la correzione dell'errore di inoltro opzionale e il controllo della ridondanza ciclica per una maggiore integrità dei dati e affidabilità del collegamento. La configurazione flessibile del controller DesignWare Die-to-Die che supporta i protocolli AMBA CXS e AXI consente una comunicazione dati coerente e non coerente per una facile integrazione in SoC basati su Arm e altri SoC ad alte prestazioni. Il controller DesignWare Die-to-Die con supporto per una larghezza di banda PHY fino a 1.8 Tb/s soddisfa le esigenze di elaborazione ad alte prestazioni dei SoC che richiedono una robusta connettività die-to-die.

"La tendenza alla suddivisione e disaggregazione dei die richiede collegamenti a portata ultra ed extra corta per consentire la connettività tra gli stampi con velocità di trasmissione dati elevate", ha affermato John Koeter, vicepresidente senior del marketing e della strategia per l'IP di Synopsys. “La nostra soluzione IP Die-to-Die DesignWare completa offre controller a latenza ultra bassa e PHY ad alte prestazioni che sono stati adottati da più clienti, consentendo ai progettisti di integrare IP di alta qualità nei loro SoC multi-die con sicurezza riducendo al minimo l'integrazione rischio."

L'ampio portafoglio IP DesignWare di Synopsys include librerie logiche, memorie integrate, I/O, monitor PVT, test integrati, IP analogico, IP di interfaccia, IP di sicurezza, processori e sottosistemi integrati.

Per accelerare la prototipazione, lo sviluppo software e l'integrazione dell'IP nei SoC, l'iniziativa IP Accelerated di Synopsys offre anche kit di prototipazione IP, kit di sviluppo software IP e sottosistemi IP.