Synopsys が Die-to-Die コントローラー IP を発表

シノプシスの新しい DesignWare Die-to-Die コントローラー IP は、同社の既存の 112G USR/XSR PHY IP を補完するものであり、完全なダイツーダイ IP ソリューションを提供します。

Synopsys によると、設計者は、ハイ パフォーマンス コンピューティング、人工知能 (AI)、ネットワーク SoC の増加する作業負荷と高速データ移動の要求に対応できる、低レイテンシ、高帯域幅のダイ ツー ダイ接続製品の恩恵を受ける.

DesignWare Die-to-Die Controller と PHY IP は、HBM IP と 3DIC Compiler で構成される Synopsys マルチダイ ソリューションの一部であり、高度なパッケージングを必要とする SoC 設計を加速します。

DesignWare Die-to-Die コントローラーは、オプションの前方誤り訂正や巡回冗長検査などのエラー回復メカニズムを提供して、データの整合性とリンクの信頼性を高めます。 AMBA CXS および AXI プロトコルをサポートする DesignWare Die-to-Die コントローラーの柔軟な構成により、コヒーレントおよび非コヒーレントのデータ通信が可能になり、Arm ベースおよびその他の高性能 SoC に簡単に統合できます。 最大 1.8Tb/s の PHY 帯域幅をサポートする DesignWare Die-to-Die コントローラーは、堅牢なダイ間接続を必要とする SoC の高性能コンピューティング要件に対応します。

シノプシスの IP マーケティングおよび戦略担当シニア バイス プレジデントである John Koeter は次のように述べています。 「当社の完全な DesignWare Die-to-Die IP ソリューションは、複数の顧客に採用されている超低遅延コントローラーと高性能 PHY を提供するため、設計者は、統合を最小限に抑えながら、自信を持ってマルチダイ SoC に高品質の IP を統合できます。危険。"

シノプシスの幅広い DesignWare IP ポートフォリオには、ロジック ライブラリ、組み込みメモリ、IO、PVT モニター、組み込みテスト、アナログ IP、インターフェース IP、セキュリティ IP、組み込みプロセッサおよびサブシステムが含まれます。

プロトタイピング、ソフトウェア開発、およびIPのSoCへの統合を加速するために、シノプシスのIPアクセラレーテッド・イニシアチブは、IPプロトタイピング・キット、IPソフトウェア開発キット、およびIPサブシステムも提供します。