Semidynamics telah merilis keluarga inti RISC-V 64-bit pertama yang sepenuhnya dapat disesuaikan di dunia, yang sangat baik untuk menangani data dalam jumlah besar untuk aplikasi, termasuk AI, ML, dan HPC. Core adalah proses agnostik, dengan versi yang saat ini disediakan hingga 5nm.
CEO dan pendiri Semidynamics, Roger Espasa, menjelaskan: “Hingga saat ini, inti prosesor RISC-V memiliki konfigurasi yang diperbaiki oleh vendor atau memiliki jumlah opsi yang dapat dikonfigurasi yang sangat terbatas seperti ukuran cache, ukuran bus alamat, antarmuka, dan beberapa lainnya. parameter kontrol. Inti IP baru kami memungkinkan pelanggan untuk memiliki kendali penuh atas konfigurasi, baik itu instruksi baru, ruang alamat terpisah, kemampuan mengakses memori baru, dll. Ini berarti bahwa kami dapat menyesuaikan inti dengan tepat untuk memenuhi kebutuhan setiap proyek sehingga tidak ada yang tidak diperlukan overhead atau kompromi. Lebih penting lagi, kami dapat mengimplementasikan fitur 'saus rahasia' pelanggan ke dalam RTL dalam hitungan minggu, sesuatu yang tidak ditawarkan orang lain. Setiap desainer yang menggunakan RISC-V ingin memiliki rangkaian Daya, Performa, dan Area yang sempurna bersama dengan fitur pembeda yang unik, dan sekarang, untuk pertama kalinya, mereka dapat memperolehnya dari kami.”
Yang pertama dalam keluarga, yang sekarang ditawarkan untuk lisensi, adalah inti Atrevido. Ini memberikan penjadwalan out-of-order yang dikombinasikan dengan Gazzillion milik perusahaan teknologi sehingga dapat menangani data yang sangat jarang dengan latensi panjang dan sistem memori bandwidth tinggi yang umum digunakan pada aplikasi pembelajaran mesin saat ini. Secara efektif, teknologi Gazzillion mengecualikan masalah latensi yang mungkin terjadi ketika menggunakan teknologi CXL untuk menyediakan memori jauh agar dapat diakses dengan kecepatan super yang disediakan oleh teknologi tersebut.
Untuk beban kerja yang berat, seperti HPC, inti Atrevido mendukung kapasitas memori besar dengan jalur data asli 64-bit dan jalur alamat fisik 48-bit. Espasa menambahkan: “Kami memiliki core tercepat di pasar untuk memindahkan data dalam jumlah besar dengan jalur cache per jam pada frekuensi tinggi bahkan saat data tidak sesuai dengan cache. Dan kita dapat melakukannya pada frekuensi hingga 2.4GHz di node yang tepat. Sisa dari pasar rata-rata tentang garis cache setiap banyak, banyak siklus, yang tidak ada di dekat kita setiap siklus. Jadi, jika aplikasi mengalirkan banyak data dan/atau aplikasi menyentuh data yang sangat besar yang tidak muat di cache, kami memiliki core RISC-V terbaik di pasaran untuk kasus penggunaan Anda.”
Dengan dukungan MMU yang lengkap, Atrevido juga mendukung Linux yang mendukung lingkungan multi-pemrosesan cache-coherent dari dua hingga ratusan core. Sudah siap vektor, mendukung RISC-V Vector Specification 1.0 dan Semidynamics Open Vector Interface yang akan datang. Instruksi vektor secara padat menyandikan perhitungan dalam jumlah besar untuk menurunkan energi yang digunakan oleh setiap operasi. Instruksi Vector Gather mendukung bobot tensor jarang secara efisien untuk membantu beban kerja ML.
Dia menyimpulkan: “Kami telah berada dalam mode siluman sementara kami menciptakan arsitektur inti yang benar-benar diinginkan oleh komunitas RISC-V – arsitektur dengan kemampuan penyesuaian penuh, bukan hanya beberapa pengaturan yang dapat disesuaikan. Tidak ada orang lain yang memiliki inti RISC-V yang begitu kompleks yang dapat dikonfigurasi secara total untuk memenuhi kebutuhan khusus setiap proyek dengan sempurna daripada harus menggunakan inti yang tersedia dan berkompromi.”
Lihat lebih banyak: modul IGBT | Layar LCD | Komponen Elektronik