システム内の複数の電源レールを適切にシーケンスすることは重要な機能であり、さまざまなアプローチを使用して実現できます。
経験豊富な設計者は、製品の動作サイクルの中で最もリスクが高い時期の 1 つは電源投入時であることを知っています。この電源投入フェーズでは、複数の電源レールのそれぞれが、指定された時間枠内で、過渡現象、リンギング、またはオーバーシュートなしに正しい順序で公称値に達する必要があります。
シーケンスが正しくない場合、最良の場合でも、システムは適切に「起動」しないか、パフォーマンスが不安定になります (ただし、再試行時には問題なく動作する可能性があります)。最悪の場合、一部のコンポーネントが損傷する可能性があり、これは特にパワーデバイスの場合に危険です。電源を切る場合も同様のタイミングが要求される可能性があり、損傷の危険性があることに注意してください。もちろん、次にユニットに電源が投入されるまで、ユニットは以前と同じように動作しなくなります。
FPGA などの高性能 IC には、デバイス コア、RAM、内部バッファ、および I/O などの外部 I/O をサポートするために、6 個以上の個別の DC 電源レールがある場合があります。2C、SPI、LVDS、およびその他のポート。これらのレールは、1.2 V、1.5 V、1.7 V など、異なるが狭い間隔で公称値を持っている場合があります。または、これらのレールのいくつかは、同じ公称値を持っているものの、許容差や物理的位置が異なる場合があります。同様に、高度に統合されたアプリケーション固有の IC など、 Wi-Fi ネットワーク ノードには、内部機能のほか、業界標準で必要なインターフェイス電圧や、アンテナ ドライバーとそのパワー アンプのバイポーラ電源をサポートするための複数のレールがある場合があります。
パワーレールの数は、その 1 つの IC だけでは終わりません。このようなレールの数は、モーター ドライバー、パワー MOSFET などを備えた完全なシステムではさらに増加することがよくあります。IGBT、またはイーサネットや従来の RS-232/422 ポートなどの特別な通信インターフェイス。その結果、物理的なサイズに関係なく、完全なシステムには、独立した DC レギュレータ (電力コンバータとも呼ばれる) から電源を供給される XNUMX 本以上のレールが含まれる場合があります。
設計者の課題は、一次電源が適用されるときに、個別のオンオフ スイッチまたは同等のソフト スイッチを介して、これらのレールが注意深く振り付けられたシーケンスで完全な最終値まで電力を供給することを保証することです (図1).
永久的な損傷がない場合でも、誤ったシーケンスによって動作上の誤動作が発生する可能性があります。モーター制御ソフトウェアが初期化され、MOSFET を制御する準備が整う前に、モーターのパワー MOSFET をオンにした場合の影響を考慮してください。また、これらの問題は正式な電源投入イベントに関連している必要はありません。むしろ、「ホットスワップ」設計での回路カードの挿入が原因である可能性があります。
これらの問題に対処するために、電源シーケンスとタイミングを実装する特殊な電源管理 IC (PMIC) が利用可能です。フル機能の PMIC により、設計エンジニアは次のことが可能になります。
- 複数のレール間で相互にターンオン/オフのシーケンスを確立します。
- 必要に応じて、各レールのランプアップ/ダウンレートを制御します。
- 1 つのレールに障害が発生した場合に、さまざまなレールを管理します。
一般に、レール間のタイミングは、絶対的な時間値や遅れではなく、レール電圧によって決定され、連続するレールが「オン」になるまでの時間はミリ秒のオーダーです。相互関係のガイドラインは、「電源 A レールがオンの場合にのみ電源 B レールをオンにする」などの単純なものから、「A レールと B レールの両方が最終電圧にある場合にのみ電源 C レールをオンにする」などのより複雑なものまであります。 「オン」はアプリケーション要件によって定義され、ほとんどの場合最終レール電圧の 90% ですが、重要なアプリケーションでは、最終電圧の 2% または XNUMX% 以内に到達する場合もあります。
ほとんどの設計では時間自体ではなく電圧が重要ですが、一部の設計では代わりにタイミングを基準として置き換えます。これは、特定の電圧レールが目的の値に達するまでに明確に定義された時間がかかること、および電圧よりもタイミングを正確に測定する方がはるかに簡単であることを設計者が知っている場合に可能になります。
このような場合、「電源 B がオンになったら電源 A のレールをオンにする」などのルールは、「A のレールがオンになってから 50 ミリ秒後に B のレールをオンにする」に変換されます。ただし、このアプローチは注意して使用する必要があります。なぜなら、「現時点では十分に大丈夫であるはずである」ということ以外に、電源 A のレールが実際に望ましい値に達しているかどうかの検証がないからです。
一部の PMIC には、DC/DC レギュレータ (LDO およびスイッチング) と必要なシーケンスの両方が統合されています。ノート PC などのターゲット アプリケーション (CPU、メモリ、ディスプレイ、I/O、その他の標準機能) に最適化されています。これらは明らかに意図したアプリケーションに適しており、その文脈で考慮する必要がありますが、他のアプリケーションに対する設計者の電圧レールとタイプの選択における全体的な柔軟性も本質的に制限されます。
電源をシーケンスする要件は新しいものではありません。たとえば、真空管の場合、X 線装置やラジオ/TV 放送送信機などの特殊な用途を除いて、現在では IC によってほとんど時代遅れになっていますが、これは一般的な要件です。真空管のプレートが「B+」電圧で通電される前に、真空管のフィラメントをオンにし、最終動作温度にする必要がある場合があります。この時間遅延は、1940 年代と 1950 年代の伝説的な民生用 XNUMX 管 AM ラジオのゼロから、kW 範囲の放送送信機で使用される管の数分の範囲に及びます。
このシーケンスは、システム オペレータがオン/オフ スイッチを介して手動で実装する場合もあります。他の場合には、タイマーを内蔵した特別な電気機械リレーが使用されます。確かに、手動制御もリレーベースのソリューションも、今日のほとんどの製品、特に大衆市場や平均的な消費者を対象とした製品にとっては実用的ではなく、望ましいものでもありません。
物理層から始める
電源シーケンスについて議論する際には、2 つの側面に留意する必要があります。シーケンサからの制御信号と、各 DC での対応する制御入力です。 レギュレーター.
当然のことながら、シーケンサーには十分な制御出力が必要であり、場合によっては、必要に応じて数を拡張できる機能も備えている必要があります。これらの出力は単純な論理レベルの制御信号です。
有効にする相補型 DC レギュレータにはシングル ピン イネーブル (EN) 入力が必要か、ユーザーがレギュレータの出力とそれが駆動する物理的な電源レールの間に電子スイッチ (通常は MOSFET) を追加して、このスイッチを制御する必要があります。 (図2).
一般的には、単純なロジックレベルのイネーブル制御を備えた DC レギュレータ (利用可能な場合) を選択するか、適切な電流/電圧定格でディスクリート パワー レールのオン/オフ MOSFET を直接駆動でき、電源を必要としない PMIC を選択することが推奨されます。独立したMOSFETドライバー。
別のレールが「良好」になると各レールが直列にオンになる、シーケンシャル シーケンスの最も単純なケースでは、多くの場合、解決策は単純です。先行する各レールのレギュレータに「パワーグッド」(PG) 出力があり、次のレギュレータにイネーブル制御入力がある場合、PG インジケータは EN 入力に接続されます。最初のレギュレータが PG に信号を送信すると、次のレギュレータが自動的にオンになり、一種の「デイジーチェーン」波及効果としてその後も同様に続きます (図3).
このアプローチは、任意の数の DC レギュレータを直列に接続しても機能しますが、その利点は限界でもあります。これらは連続したパターンを持つ必要があり (ただし、1 つの PG を複数の EN に接続できます)、柔軟性はほとんどありません。また、このアプローチでは、1 つの電源がオンになる前に指定された時間待機する必要があるタイミングを制御できません。また、ターンオンと同じくらい重要なターンオフ シーケンスに対処することもできません。
これらの問題の一部を克服するには、タイマー制御を備えたリセット IC を電源投入シーケンスに使用できます。由緒ある多用途の 555 タイマー IC (または新しいバリアント) は、最初のレールが公称ウィンドウ値に達した後、またはレールがシャットダウンした後に一定期間を起動することによってシーケンスを制御するために使用できます。期間は、ユーザーが 555 で抵抗を使用してハードウェアで設定するため、ファームウェアではなく設計と BOM によって確立されます (図4）。これは洗練されたアプローチではないように見えますが、効果的なアプローチであり、設計が完了し、プロトタイプのボードが評価された後でのみシーケンスの問題が明らかになる場合に特に役立ちます (はい、実際にそうなります)。
より多くのレールを備え、より柔軟性が必要なシステムの場合、Analog Devices/Maxim Integrated の MAX16029 などの PMIC を XNUMX つのチャネルに使用でき、時間遅延期間はコンデンサを介してユーザーがプログラムできるため、メモリの揮発性や起動の問題を回避できます。 (図5).
28 つのチャネルはそれぞれ他のチャネルから独立しており、各チャネルの出力は、ハイレンジ DC レギュレータに必要な最大 XNUMX V のレール電圧をサポートするオープンドレイン構成で使用できます。この機能を備えた他の PMIC は、コンデンサや抵抗ではなく PMBus インターフェイスを介してタイミングを設定するため、デイジーチェーン接続して XNUMX つ以上のレールを処理できます。
この記事の次の部分では、ハイエンドのシーケンス ソリューションとその属性について説明します。
関連する EE ワールド コンテンツ
パワー IC を設計している場合は、次のツールを検討してください。|
プログラマブル電源の選択と適用
FPGA パワーレールのフォールトプルーフシーケンスを可能にするデバイス
監視 IC が電源投入時の不具合の悩みを解決する、パート 1
監視 IC が電源投入時の不具合の悩みを解決する、パート 2
外部参照
テキサス・インスツルメンツ、「FPGA の電源シーケンス」
アナログ・デバイセズ、「簡略化された電源シーケンス」
アナログ・デバイセズ、「複雑な電源シーケンスを簡単に」
Advanced Micro Devices, Inc.、「Simplified Power Sequencing」
マイクロチップ テクノロジー、Inc.、「電源シーケンスはなぜ必要ですか?」