Menurut laporan Nikkei, TSMC sedang merancang untuk membina pengecoran wafer di Jepun, yang diharapkan dapat memulakan pengeluaran pada tahun 2023 paling awal.
Laporan itu menunjukkan bahawa dewan pengarah TSMC diharapkan dapat memutuskan rancangan pelaburan pada suku ini, dan pembangunan fab baru di Kumamoto, Kyushu, barat Jepun, akan dilakukan dalam dua tahap.
Setelah kedua-dua peringkat dalam pengeluaran, fab baharu akan dapat menggunakan 28-nanometer teknologi untuk menghasilkan kira-kira 40,000 wafer sebulan untuk pelbagai jenis faundri cip, termasuk pemproses imej dan unit mikropengawal untuk aplikasi automotif dan elektronik pengguna.
Laporan itu mendedahkan bahawa fab tersebut diharapkan dapat digunakan terutamanya untuk sensor imej pengecoran untuk Sony, pelanggan Jepun terbesar di TSMC.