ST adiciona à família STGAP de drivers de porta isolados

Atualização: 28 de outubro de 2023

ST adiciona à família STGAP de drivers de porta isolados

ST adiciona à família STGAP de drivers de porta isolados

A STMicroelectronics ampliou sua família STGAP de gate drivers isolados com a adição do STGAP2SiCS, que foi otimizado para controle seguro de MOSFETs de carboneto de silício (SiC) e opera a partir de um altoVoltagem trilho até 1200V.

Capaz de produzir um portão que conduza Voltagem até 26 V, o STGAP2SiCS tem um limite elevado de travamento de subtensão (UVLO) de 15.5 V para atender aos requisitos de ativação do SiC mosfet. Se a tensão de acionamento for muito baixa, o que pode ser causado por baixa tensão de alimentação, o UVLO garante o MOSFET é desligado para evitar dissipação excessiva. O driver possui dois pinos de entrada que permitem aos projetistas determinar a polaridade do sinal do gate-drive.

Com 6kV de isolamento galvânico entre a seção de entrada e a saída de acionamento do portão, o STGAP2SiCS ajuda a garantir a segurança em aplicações industriais e de consumo. Sua capacidade de saída / fonte de 4A é adequada para conversores de média e alta potência, fontes de alimentação e inversores em equipamentos como eletrodomésticos de última geração, drives industriais, ventiladores, aquecedores de indução, soldadores e UPSes.

Duas configurações de saída diferentes estão disponíveis. Um tem pinos de saída separados que permitem a otimização independente dos tempos de ativação e desativação usando um portão dedicado Resistor. O segundo é caracterizado para comutação rígida de alta frequência, com um único pino de saída e grampo Miller ativo que limita a oscilação do SiC mosfet tensão da fonte de porta para evitar ativação indesejada e aumentar a confiabilidade. O circuito de entrada é compatível com a lógica CMOS / TTL de até 3.3 V, o que permite uma interface fácil com uma ampla variedade de CIs de controle.

O STGAP2SiCS apresenta um modo de espera que ajuda a reduzir o consumo de energia do sistema, bem como proteção integrada, incluindo intertravamentos de hardware para evitar a condução cruzada e desligamento térmico da seção de baixa tensão e do canal de condução de alta tensão. Os atrasos de propagação combinados entre as seções de baixa e alta tensão evitam a distorção do ciclo e minimizam as perdas de energia. O atraso total é inferior a 75 ns, permitindo o controle preciso da modulação por largura de pulso (PWM) até altas frequências de chaveamento.

Alojado em um pacote SO-8W de corpo largo que garante 8 mm de deslocamento em uma área compacta.