Công ty cho biết RC32312 và RC32308 “cung cấp nhiễu pha và jitter cần thiết để đáp ứng nhu cầu về 112Gbit/s cũng như các thiết kế SerDes 224Gbit/s sử dụng các tinh thể 48 MHz đến 73 MHz thông dụng”. “Các thiết bị này có thể tạo ra tối đa bốn miền tần số và cung cấp bộ điều chỉnh mức sụt áp tích hợp với khả năng loại bỏ nguồn điện vượt trội.”
Đồng hồ có sẵn với jitter 50fs rms (12kHz đến 20 MHz) hỗ trợ SerDe lên đến 112Gbit/s và 25fs rms (cùng dải, với bộ lọc thông cao 4 MHz) hỗ trợ SerDe 224Gbit/s.
RC32312 có bốn đầu vào đồng hồ vi sai và 12 đầu ra đồng hồ vi sai.
RC32308 có ba đầu vào đồng hồ vi sai và tám đầu ra đồng hồ vi sai.
Cả hai đều cung cấp PLL kỹ thuật số (vòng khóa pha) và PLL tương tự có nhiễu pha cực thấp để tổng hợp đồng hồ và ba đầu ra phân đoạn.
bộ tổng hợp đồng hồ dựa trên bộ chia (FOD).
Mỗi đầu vào đồng hồ vi sai có thể được cấu hình thành hai đầu vào một đầu, hoạt động ở mức chênh lệch lên đến 1GHz hoặc một đầu 250 MHz.
Các đầu ra vi sai có thể được cấu hình cho LVDS hoặc HCSL 1GHz hoặc dưới dạng hai đầu ra LVCMOS 250 MHz.
Cần có tham chiếu tần số - một tinh thể được kết nối với hai trong số các miếng đệm hoặc tín hiệu được tạo ra bên ngoài.
Renesas cho biết, nhiễu pha, độ chính xác tần số và độ ổn định tần số của đầu ra phụ thuộc vào tham chiếu này, mặc dù quá trình tổng hợp PLL tương tự làm giảm nhiễu pha trên đầu ra của nó, tạo ra “hầu như bất kỳ tần số nào trong khoảng từ 9.7 đến 10.75GHz”.
Phần còn lại của bộ tạo tín hiệu sử dụng đồng hồ đã được khử trùng này.
Renesas cho biết: “FOD có khả năng phân chia số nguyên, phân chia hợp lý [M/N] và phân chia phân số với độ phân giải tần số 1 phần nghìn tỷ”.
Cần có hai đường ray điện, một ở 1.8V và một ở 3.3V. Mức tiêu thụ trên một watt và hoạt động trên -40 đến +85°C (tối đa điểm nối 125°C).
Bao bì là 7 x 7mm 48pad VFQFPN hoặc 9 x 9mm 64pad VFQFPN.
Theo Renesas, các bộ phận này tuân thủ ITU-T G.8262 và G.8262.1 để nâng cao Ethernet đồng bộ, dự kiến sẽ sử dụng với Ethernet PHY lên tới 1.6Tbit/s.
Tìm trang sản phẩm RC323xx tại đây