كلاهما يستهدف تصميمات SoC بمليارات البوابة ، Palladium Z2 Enterprise Emulation مخصص لتصحيح أخطاء أجهزة ما قبل السيليكون ، و Protium X2 Enterprise Prototyping مخصص للتحقق من صحة برامج ما قبل السيليكون. يتبعون من Palladium Z1 و Protium X1.
استنادًا إلى Xilinx UltraScale+ VU19P FPGAs، "توفر هذه الأنظمة للعملاء سعة 2x وتحسينات في الأداء 1.5x مقارنة بأسلافهم"، قال Cadence. "يقدم كلا النظامين تجميعًا معياريًا التكنلوجيا قادر على تجميع 10 مليارات بوابة في أقل من 10 ساعات على Palladium Z2 وفي أقل من 24 ساعة على Protium X2.
يتم مشاركة تدفق الواجهة الأمامية المشترك مما يسمح بتوزيع عبء العمل بين التحقق والتحقق من الصحة وإحضار برامج ما قبل السيليكون. التصحيح موحد وهناك واجهات افتراضية ومادية شائعة و testbench.
قال مدير Xilinx Hanneke Krekels: "لقد عمل Xilinx و Cadence بشكل وثيق لضمان عمل الواجهة الأمامية لبرنامج Cadence بسلاسة مع الواجهة الخلفية لـ Xilinx Vivado Design Suite". "يسمح التدفق المتكامل لـ Cadence و Xilinx من الأمام إلى الخلف لمطوري البرامج باستخدام النظام الأساسي في أقرب نقطة ممكنة أثناء تدفق التطوير والتركيز على التحقق من صحة التصميم وتطوير البرامج بدلاً من عرض النموذج الأولي."
يحتوي التدفق الكامل للتحقق من Cadence على الأدوات المذكورة أعلاه بالإضافة إلى محاكاة منطقية Xcelium ومنصة التحقق الرسمية JasperGold ومجموعة من تطبيقات التحقق.