Uterque destinatum est ad multi-billion-portam SoC designationis, Palladium Z2 Inceptum aemulatio est pro hardware prae-silionis debug, et Protium X2 Inceptum Prototyping est pro pre-silicone programmatis sanatio. Sequuntur ex Palladio Z1 et Protium X1.
Fundatur in Xilinx UltraScale+ VU19P FPGAs, "Haec systemata praebent clientes cum 2x facultate et 1.5x melioramentis perficiendi super predecessores suos", dixit Cadence. "Utriusque systematis modularis offer compile" Technology capax componendis 10 sescenti portis sub 10 horis in Palladio Z2 et sub 24 horis in Protium X2.
Communis fluxus ante-finis communicatur permittens onus laboris distribuendum inter verificationem, sanationem et programmatum prae-silicon adducere. Debug unum est, et communes sunt interfaces virtuales et physicas, et testbench.
"Xilinx et Cadence arcte laboraverunt ut programmatio Cadence ante-finis compagem cum Xilinx Vivado Design Suite retro-finem operata" dixit Xilinx director Hanneke Krekels. "Cadentiae integratae et Xilinx ante-ad-retro fluunt permittit tincidunt programmatibus utendi suggestu primo quoque tempore in evolutione evolutionis et in sanatione et progressione programmatis potius quam prototypo admovendum intendere".
Verificationis plenae fluxus cadentiae habet instrumenta plusquam Xcelium cum logica simulatione, JasperGold formalem verificationis suggestum et congruentem applicationum verificationis.