Kedua-duanya bertujuan untuk reka bentuk SoC multi-bilion pintu, Emulasi Palladium Z2 Enterprise adalah untuk debug perkakasan pra-silikon, dan Prototaip Protium X2 Enterprise adalah untuk pengesahan perisian pra-silikon. Mereka mengikuti Palladium Z1 dan Protium X1.
Berdasarkan FPGA Xilinx UltraScale+ VU19P, "sistem ini menyediakan pelanggan dengan kapasiti 2x dan peningkatan prestasi 1.5x berbanding pendahulunya", kata Cadence. "Kedua-dua sistem menawarkan penyusunan modular teknologi mampu menyusun 10 bilion gerbang dalam masa kurang dari 10 jam pada Palladium Z2 dan dalam masa kurang dari 24 jam pada Protium X2.”
Aliran front-end yang umum dikongsi yang membolehkan beban kerja diedarkan antara pengesahan, pengesahan dan peningkatan perisian pra-silikon. Debug disatukan dan terdapat antara muka maya dan fizikal biasa, dan testbench.
"Xilinx dan Cadence telah bekerja sama untuk memastikan front-end perisian Cadence berfungsi dengan lancar dengan back-end Xilinx Vivado Design Suite," kata pengarah Xilinx Hanneke Krekels. "Aliran depan-ke-belakang Cadence dan Xilinx yang terintegrasi memungkinkan pembangun perisian menggunakan platform secepat mungkin selama aliran pengembangan dan memfokuskan pada pengesahan reka bentuk dan pengembangan perisian dan bukan prototaip."
Aliran penuh pengesahan irama mempunyai alat di atas ditambah simulasi logik Xcelium, platform verifikasi formal JasperGold dan rangkaian aplikasi pengesahan.