Ambos destinados a diseños de SoC de miles de millones de puertas, Palladium Z2 Enterprise Emulation es para la depuración de hardware previa al silicio, y Protium X2 Enterprise Prototyping es para la validación de software previa al silicio. Siguen desde Palladium Z1 y Protium X1.
Basados en los FPGA Xilinx UltraScale+ VU19P, "estos sistemas brindan a los clientes 2 veces más capacidad y 1.5 veces más mejoras de rendimiento que sus predecesores", dijo Cadence. “Ambos sistemas ofrecen compilación modular la tecnología capaz de compilar 10 mil millones de puertas en menos de 10 horas en Palladium Z2 y en menos de 24 horas en Protium X2”.
Se comparte un flujo de entrada común que permite distribuir la carga de trabajo entre la verificación, la validación y la activación del software previo al silicio. La depuración está unificada y existen interfaces físicas y virtuales comunes, y un banco de pruebas.
"Xilinx y Cadence han trabajado en estrecha colaboración para garantizar que el front-end del software Cadence funcione a la perfección con el back-end de Xilinx Vivado Design Suite", dijo la directora de Xilinx, Hanneke Krekels. "El flujo integrado de Cadence y Xilinx de adelante hacia atrás permite a los desarrolladores de software usar la plataforma en el punto más temprano posible durante el flujo de desarrollo y enfocarse en la validación del diseño y el desarrollo de software en lugar de la presentación de prototipos".
El flujo completo de verificación de Cadence tiene las herramientas anteriores más la simulación lógica de Xcelium, la plataforma de verificación formal JasperGold y un conjunto de aplicaciones de verificación.