Cả hai đều nhắm đến các thiết kế SoC nhiều tỷ cổng, Palladium Z2 Enterprise Giả lập là để gỡ lỗi phần cứng trước silicon và Protium X2 Enterprise Prototyping là để xác thực phần mềm trước silicon. Chúng tiếp nối từ Palladium Z1 và Protium X1.
Dựa trên Xilinx UltraScale+ VU19P FPGA, “các hệ thống này cung cấp cho khách hàng những cải tiến về công suất gấp đôi và hiệu suất gấp 2 lần so với các hệ thống tiền nhiệm”, Cadence cho biết. “Cả hai hệ thống đều cung cấp khả năng biên dịch theo mô-đun công nghệ có khả năng biên dịch 10 tỷ cổng trong vòng chưa đầy 10 giờ trên Palladium Z2 và trong vòng chưa đầy 24 giờ trên Protium X2.”
Một luồng giao diện người dùng chung được chia sẻ cho phép phân phối tải công việc giữa quá trình xác minh, xác thực và đưa ra phần mềm pre-silicon. Gỡ lỗi là hợp nhất và có các giao diện ảo và vật lý chung cũng như testbench.
“Xilinx và Cadence đã hợp tác chặt chẽ để đảm bảo giao diện người dùng của phần mềm Cadence hoạt động liền mạch với giao diện kết thúc của Xilinx Vivado Design Suite,” giám đốc Xilinx Hanneke Krekels cho biết. “Quy trình tích hợp giữa Cadence và Xilinx cho phép các nhà phát triển phần mềm sử dụng nền tảng này vào thời điểm sớm nhất có thể trong quá trình phát triển và tập trung vào xác thực thiết kế và phát triển phần mềm hơn là đưa ra nguyên mẫu.”
Quy trình xác minh đầy đủ của Cadence có các công cụ trên cùng với mô phỏng logic Xcelium, nền tảng xác minh chính thức JasperGold và một bộ ứng dụng xác minh.