Dies wird das Wachstum der Quantencomputing-Branche beschleunigen, indem die mit Verbindungen verbundenen Einschränkungen reduziert werden, wodurch eine effiziente Qubit-/Systemskalierung ermöglicht wird.
Sehen Sie sich die vollständige Liste der Projekte an
Die meisten Quantencomputerplattformen verwenden Qubits oder Komponenten, die bei kryogenen Temperaturen arbeiten.
Die größte Herausforderung für diese Plattformen ist die fehlende Verfügbarkeit geeigneter Steuerschaltungen, die bei den kryogenen Temperaturen arbeiten können, die für den Betrieb der Qubits erforderlich sind.
Derzeit befindet sich die Steuerschaltung entfernt von den Qubits und ist durch teure und sperrige Kabel verbunden, um die von den Qubits benötigten Temperaturextreme zu vermeiden. Der für alle Qubits erforderliche Verkabelungsaufwand stellt abgesehen von den inhärenten Auswirkungen auf die Latenz eine grundlegende Barriere für die Skalierung von Quantencomputern dar.
Die naheliegende Lösung besteht darin, die Steuerelektronik zusammen mit den Qubits im Kryostaten zu platzieren, aber das bedeutet, dass beide bei extrem niedrigen Temperaturen gehalten werden müssen; in einigen Implementierungen bis in die Nähe des absoluten Nullpunkts.
Der Platz im Kryostat ist jedoch nicht nur extrem begrenzt, was eine Miniaturisierung der Steuerschaltung erforderlich macht, sondern die modernen Halbleiter, aus denen diese Chips bestehen, sind nur für den Betrieb bis -40° C geeignet.
Wenn die Temperatur nahe dem absoluten Nullpunkt abgesenkt wird, ändern sich die Betriebseigenschaften der Transistoren merklich.
Das Ziel dieses Projekts ist es, diese Verhaltensänderung im Wesentlichen zu verstehen und zu modellieren und dann ein Portfolio von CryoCMOS-IP zu entwerfen, um die Erstellung kundenspezifischer Chips zu ermöglichen, die bei kryogenen Temperaturen mit den Qubits verbunden werden können und die Controller-Funktionalität unterstützen.
Das Konsortium besteht aus dem gesamten Ökosystem von Unternehmen, um die Kernkompetenzen bereitzustellen, die für die schnelle Entwicklung dieses kryotoleranten IP erforderlich sind. Diese wäre dann unter Lizenz für Unternehmen verfügbar, um ihre eigenen Cryo-CMOS-Chips zu erstellen.
Der erste Schritt besteht darin, die Funktionsweise von Transistoren bei diesen Temperaturen genau zu modellieren. Dies wird von SemiWise und der Quantenforschungsgruppe der Universität Glasgow durchgeführt. Synopsys verwendet die generierten Daten, um seine TCAD-Tools zu verfeinern.
Eine Kombination aus Messungen und Simulationsdaten wird von SemiWise verwendet, um das Gießerei-PDK für kryogene Temperaturen neu zu zentrieren und das kryogene Schaltungsdesign zu ermöglichen.
Da Speicher eine Schlüsselrolle in der Elektronik spielt, wird dieser Aspekt von sureCore übernommen, der das Projekt leitet und dessen Know-how, den Stromverbrauch der Chips niedrig zu halten, entscheidend ist, um sicherzustellen, dass die Abwärme so gering wie möglich gehalten wird und die Kammer nicht erhitzt wird .
Das Kammer-Know-how wird von Oxford Instruments bereitgestellt, das kryogene Systeme herstellt. Schließlich repräsentieren Universal Quantum und SEEQC die Bedürfnisse der Endbenutzer und bestimmen, welche IP-Blöcke das Projekt für die Cryo-CMOS-Chips erstellen muss.
Testchips werden bei den Kryotemperaturen charakterisiert, um die Modelle und das IP weiter zu verfeinern und zu validieren.