Isso irá acelerar o crescimento da indústria de computação quântica, reduzindo as restrições associadas às interconexões, permitindo o escalonamento de qubit / sistema eficiente.
Veja a lista completa de projetos
A maioria das plataformas de computação quântica utiliza qubits ou componentes que operam em temperaturas criogênicas.
O principal desafio para essas plataformas é a falta de disponibilidade de circuitos de controle adequados, capazes de operar nas temperaturas criogênicas necessárias para gerenciar a operação dos qubits.
Atualmente o circuito de controle está localizado remotamente dos qubits e conectado por um cabeamento caro e volumoso para evitar os extremos de temperatura necessários aos qubits. A quantidade de cabeamento necessária para todos os qubits apresenta uma barreira fundamental para o dimensionamento do computador quântico, além do impacto inerente à latência.
A solução óbvia é colocar os eletrônicos de controle com os qubits no criostato, mas isso significa que ambos devem ser mantidos em temperaturas ultrabaixas; em algumas implementações até quase zero absoluto.
No entanto, não apenas o espaço é extremamente limitado no criostato, necessitando da miniaturização do circuito de controle, mas os semicondutores modernos que compõem esses chips são qualificados apenas para trabalhar até -40 ° C.
À medida que a temperatura é reduzida para quase zero absoluto, as características de operação dos transistores mudam acentuadamente.
O objetivo deste projeto é essencialmente compreender e modelar essa mudança de comportamento e, em seguida, projetar um portfólio de CryoCMOS IP para permitir a criação de chips personalizados que podem fazer interface com os qubits em temperaturas criogênicas e suportar a funcionalidade do controlador.
O consórcio consiste em um ecossistema completo de empresas para fornecer as competências essenciais necessárias para desenvolver rapidamente este IP crio-tolerante. Isso estaria disponível sob licença para as empresas criarem seus próprios chips Cryo-CMOS.
A primeira etapa é modelar com precisão como os transistores funcionam nessas temperaturas. Isso está sendo feito pela SemiWise e pelo grupo de pesquisa quântica da Universidade de Glasgow. A Synopsys usa os dados gerados para refinar suas ferramentas TCAD.
Uma combinação de medições e dados de simulação será usada pelo SemiWise para centralizar novamente o PDK de fundição para temperaturas criogênicas e para permitir o projeto do circuito criogênico.
Como a memória desempenha um papel fundamental na eletrônica, este aspecto é tratado pela sureCore, que está liderando o projeto e cuja experiência em manter o consumo de energia do chip baixo é vital para garantir que o calor residual seja mínimo para que não aqueça a câmara .
A experiência em câmaras é fornecida pela Oxford Instruments, que fabrica sistemas criogênicos. Por último, Universal Quantum e SEEQC representam as necessidades do usuário final e determinarão quais blocos de IP o projeto precisará criar para os chips Cryo-CMOS.
Os chips de teste serão caracterizados nas temperaturas criogênicas para refinar e validar ainda mais os modelos e IP.