Esto acelerará el crecimiento de la industria de la computación cuántica al reducir las restricciones asociadas con las interconexiones, lo que permitirá un escalado eficiente de qubit / sistema.
Ver la lista completa de proyectos
La mayoría de las plataformas de computación cuántica utilizan qubits o componentes que operan a temperaturas criogénicas.
El desafío clave para estas plataformas es la falta de disponibilidad de circuitos de control adecuados capaces de operar a las temperaturas criogénicas necesarias para administrar el funcionamiento de los qubits.
Actualmente, la circuitería de control está ubicada de forma remota a los qubits y está conectada por un cableado costoso y voluminoso para evitar las temperaturas extremas que necesitan los qubits. La cantidad de cableado requerida para todos los qubits presenta una barrera fundamental para el escalado de la computadora cuántica, además del impacto de latencia inherente.
La solución obvia es ubicar la electrónica de control con los qubits en el criostato, pero esto significa que ambos deben mantenerse a temperaturas ultrabajas; en algunas implementaciones hasta casi el cero absoluto.
Sin embargo, el espacio no solo es extremadamente limitado en el criostato, lo que requiere la miniaturización del circuito de control, sino que los semiconductores modernos que componen estos chips solo están calificados para trabajar hasta -40 ° C.
A medida que la temperatura se reduce cerca del cero absoluto, las características de funcionamiento de los transistores cambian notablemente.
El objetivo de este proyecto es esencialmente comprender y modelar este cambio de comportamiento y luego diseñar una cartera de CryoCMOS IP para permitir la creación de chips personalizados que puedan interactuar con los qubits a temperaturas criogénicas y admitir la funcionalidad del controlador.
El consorcio consiste en el ecosistema completo de empresas para proporcionar las competencias básicas necesarias para desarrollar rápidamente esta propiedad intelectual crio-tolerante. Esto estaría disponible bajo licencia para que las empresas creen sus propios chips Cryo-CMOS.
El primer paso es modelar con precisión cómo funcionan los transistores a estas temperaturas. Esto lo están haciendo SemiWise y el grupo de investigación cuántica de la Universidad de Glasgow. Synopsys utiliza los datos generados para perfeccionar sus herramientas TCAD.
SemiWise utilizará una combinación de mediciones y datos de simulación para volver a centrar el PDK de la fundición para las temperaturas criogénicas y para permitir el diseño del circuito criogénico.
Como la memoria juega un papel clave en la electrónica, este aspecto lo maneja sureCore, que lidera el proyecto y cuya experiencia en mantener bajo el consumo de energía del chip es vital para garantizar que el calor residual se mantenga al mínimo para que no caliente la cámara. .
La experiencia en cámaras la proporciona Oxford Instruments, que fabrica sistemas criogénicos. Por último, Universal Quantum y SEEQC representan las necesidades del usuario final y determinarán qué bloques de IP necesitará crear el proyecto para los chips Cryo-CMOS.
Los chips de prueba se caracterizarán a las temperaturas criogénicas para refinar y validar aún más los modelos y la propiedad intelectual.