Dit zal de groei van de kwantumcomputerindustrie versnellen door de beperkingen in verband met interconnects te verminderen, waardoor efficiënte qubit-/systeemschaling mogelijk wordt.
Bekijk de volledige lijst met projecten
De meeste kwantumcomputerplatforms gebruiken qubits of componenten die werken bij cryogene temperaturen.
De belangrijkste uitdaging voor deze platforms is het gebrek aan geschikte regelcircuits die kunnen werken bij de cryogene temperaturen die nodig zijn om de werking van de qubits te beheren.
Momenteel bevindt de besturingsschakeling zich op afstand van de qubits en is verbonden door dure en omvangrijke bekabeling om de extreme temperaturen die de qubits nodig hebben te vermijden. De hoeveelheid bekabeling die nodig is voor alle qubits vormt een fundamentele barrière voor het schalen van kwantumcomputers, afgezien van de inherente latentie-impact.
De voor de hand liggende oplossing is om de besturingselektronica samen met de qubits in de cryostaat te plaatsen, maar dit betekent dat beide op ultralage temperaturen moeten worden bewaard; in sommige implementaties tot bijna het absolute nulpunt.
De ruimte in de cryostaat is echter niet alleen extreem beperkt, wat de miniaturisering van het regelcircuit noodzakelijk maakt, maar de moderne halfgeleiders waaruit deze chips bestaan, zijn alleen gekwalificeerd om te werken tot -40°C.
Naarmate de temperatuur tot dicht bij het absolute nulpunt wordt verlaagd, veranderen de bedrijfskarakteristieken van de transistoren aanzienlijk.
Het doel van dit project is om deze gedragsverandering in wezen te begrijpen en te modelleren en vervolgens een portfolio van CryoCMOS IP te ontwerpen om de creatie van aangepaste chips mogelijk te maken die kunnen communiceren met de qubits bij cryogene temperaturen en controllerfunctionaliteit ondersteunen.
Het consortium bestaat uit het complete ecosysteem van bedrijven om de kerncompetenties te leveren die nodig zijn om deze cryotolerante IP snel te ontwikkelen. Dit zou dan onder licentie beschikbaar zijn voor bedrijven om hun eigen Cryo-CMOS-chips te maken.
De eerste stap is om nauwkeurig te modelleren hoe transistors werken bij deze temperaturen. Dit wordt gedaan door SemiWise en de kwantumonderzoeksgroep van de Universiteit van Glasgow. Synopsys gebruikt de gegenereerde gegevens om zijn TCAD-tools te verfijnen.
Een combinatie van metingen en simulatiegegevens zal door SemiWise worden gebruikt om de gieterij-PDK opnieuw te centreren voor cryogene temperaturen en om het ontwerp van het cryogene circuit mogelijk te maken.
Aangezien geheugen een sleutelrol speelt in de elektronica, wordt dit aspect afgehandeld door SureCore, dat het project leidt en wiens expertise bij het laag houden van het stroomverbruik van de chip van vitaal belang is om ervoor te zorgen dat afvalwarmte tot een minimum wordt beperkt, zodat het de kamer niet verwarmt .
Kamerexpertise wordt geleverd door Oxford Instruments, dat cryogene systemen produceert. Ten slotte vertegenwoordigen Universal Quantum en SEEQC de behoeften van eindgebruikers en bepalen ze welke IP-blokken het project moet creëren voor de Cryo-CMOS-chips.
Testchips zullen worden gekarakteriseerd bij de cryotemperaturen om de modellen en IP verder te verfijnen en te valideren.