Ciò accelererà la crescita del settore dell'informatica quantistica riducendo i vincoli associati alle interconnessioni, consentendo così un efficiente ridimensionamento di qubit/sistema.
Guarda l'elenco completo dei progetti
La maggior parte delle piattaforme di calcolo quantistico utilizza qubit o componenti che operano a temperature criogeniche.
La sfida chiave per queste piattaforme è la mancanza di disponibilità di circuiti di controllo adeguati in grado di funzionare alle temperature criogeniche necessarie per gestire il funzionamento dei qubit.
Attualmente la circuiteria di controllo è posizionata a distanza dai qubit e collegata tramite cavi costosi e ingombranti al fine di evitare le temperature estreme necessarie ai qubit. La quantità di cablaggio richiesta per tutti i qubit rappresenta una barriera fondamentale al ridimensionamento dei computer quantistici a parte l'impatto intrinseco della latenza.
La soluzione ovvia è quella di co-locare l'elettronica di controllo con i qubit nel criostato ma questo significa che entrambi devono essere mantenuti a temperature ultra basse; in alcune implementazioni fino quasi allo zero assoluto.
Tuttavia, non solo lo spazio nel criostato è estremamente limitato, rendendo necessaria la miniaturizzazione del circuito di controllo, ma i moderni semiconduttori che compongono questi chip sono qualificati solo per lavorare fino a -40° C.
Quando la temperatura si riduce vicino allo zero assoluto, le caratteristiche di funzionamento dei transistor cambiano notevolmente.
Lo scopo di questo progetto è essenzialmente comprendere e modellare questo cambiamento nel comportamento e quindi progettare un portafoglio di CryoCMOS IP per consentire la creazione di chip personalizzati in grado di interfacciarsi con i qubit a temperature criogeniche e supportare la funzionalità del controller.
Il consorzio è costituito dall'ecosistema completo di aziende per fornire le competenze chiave necessarie per sviluppare rapidamente questo IP crio-tollerante. Questo sarebbe quindi disponibile su licenza per le aziende per creare i propri chip Cryo-CMOS.
Il primo passo è modellare accuratamente il funzionamento dei transistor a queste temperature. Questo è stato fatto da SemiWise e dal gruppo di ricerca quantistica dell'Università di Glasgow. Synopsys utilizza i dati generati per perfezionare i suoi strumenti TCAD.
SemiWise utilizzerà una combinazione di misurazioni e dati di simulazione per ricentrare il PDK di fonderia per le temperature criogeniche e per consentire la progettazione del circuito criogenico.
Poiché la memoria svolge un ruolo chiave nell'elettronica, questo aspetto è gestito da sureCore, che sta guidando il progetto e la cui esperienza nel mantenere basso il consumo energetico del chip è vitale per garantire che il calore disperso sia ridotto al minimo in modo da non riscaldare la camera .
L'esperienza della camera è fornita da Oxford Instruments che produce sistemi criogenici. Infine, Universal Quantum e SEEQC rappresentano le esigenze degli utenti finali e determineranno quali blocchi IP il progetto dovrà creare per i chip Cryo-CMOS.
I chip di prova saranno caratterizzati alle temperature criogeniche per perfezionare e convalidare ulteriormente i modelli e l'IP.