Moderne ICs sind enorm kompliziert. Ein durchschnittlicher Desktop-Computerchip (Stand 2015) verfügt über mehr als 1 Milliarde Transistoren. Auch die Regeln dafür, was hergestellt werden kann und was nicht, sind äußerst komplex. Verbreitet IC Prozesse von 2015 haben mehr als 500 Regeln. Da der Herstellungsprozess selbst nicht vollständig vorhersehbar ist, müssen die Konstrukteure außerdem seine statistische Natur berücksichtigen. Die Komplexität des modernen IC-Designs sowie der Druck des Marktes, Designs schnell zu erstellen, haben zu einem umfassenden Einsatz automatisierter Designtools im IC-Designprozess geführt. Kurz gesagt, der Entwurf eines ICs unter Verwendung von EDA-Software besteht aus Entwurf, Test und Überprüfung der Anweisungen, die der IC ausführen soll.
Cadence Design Systems, Inc gab die Auslieferung des Cadence Cerebrus Intelligent Chip Explorer bekannt, einem neuen auf maschinellem Lernen (ML) basierenden Tool, das das digitale Chipdesign automatisiert und skaliert und es Kunden ermöglicht, anspruchsvolle Chipdesignziele effizient zu erreichen. Die Kombination von Cerebrus und dem Cadence RTL-To-Signoff-Flow bietet fortgeschrittenen Chipdesignern, CAD-Teams und IP-Entwicklern die Möglichkeit, die Engineering-Produktivität im Vergleich zu einem manuellen Ansatz um das 10-fache zu verbessern und gleichzeitig eine bis zu 20 % bessere Leistung, Leistung und Fläche zu realisieren (PPA).
Mit der Aufnahme von Cerebrus in das breitere digitale Produktportfolio bietet Cadence den branchenweit fortschrittlichsten ML-fähigen digitalen Fullflow, von der Synthese über die Implementierung bis hin zur Freigabe. Das neue Tool ist Cloud-fähig für Amazon Web Services (AWS) und andere führende Cloud-Plattformen und nutzt hochgradig skalierbare Rechenressourcen, um Designanforderungen in einer Vielzahl von Märkten schnell zu erfüllen, darunter Verbraucher, Hyperscale-Computing, 5G-Kommunikation, Automobil und Mobilfunk.
Mayank Vashisht, Korrespondent der ELE Times, sprach mit Venkat Thanvantri, VP of Research & Development, AI/ML for Digital and Signoff, Cadence darüber, wie automatisierte Prozesse im Chip-Design-Zyklus nützlich sein können und wie sie direkt für die Designer geeignet sind. Wir haben auch über Cadences neuestes Ass im Loch 'Cerebrus' gesprochen.
Auszüge:
ELE Times: Wie kann ML die Mittel bereitstellen, um den Chip-Designzyklus zu verkürzen und eine stärker integrierte Beziehung zwischen Hardware und ML zu schaffen, wobei jeder Fortschritt im anderen befeuert?
Kadenz: Um die Halbleiter Um weiter wachsen zu können, muss der Chip-Designprozess effizienter werden. Mit der Verfügbarkeit von massivem, Cloud-fähigem, verteiltem Computing und den Fortschritten beim maschinellen Lernen ist jetzt die nächste Revolution der Chipdesign-Automatisierung möglich.
ELE Times: Wie sich Cerebrus von anderen ML-Tools für das Design unterscheidet, da Google ML auch als Werkzeug im Chip-Design eingeführt hat (Reinforcement Learning Model).
Kadenz: Der Cadence Cerebrus Intelligent Chip Explorer nutzt sowohl Technologien für verteiltes Rechnen als auch für maschinelles Lernen, um schneller eine bessere Leistung, Leistung und Fläche (PPA) bereitzustellen. Cerebrus basiert auf dem branchenführenden digitalen Vollstrom von Cadence. Engineering-Teams sind jetzt in der Lage, mit der Cerebrus Reinforcement Learning Engine zu skalieren und produktiver zu werden, um die Herausforderungen immer größerer und komplexerer System-on-Chip-Designs (SoC) zu meistern. Das wichtigste Unterscheidungsmerkmal hierbei ist, dass Cerebrus maschinelles Lernen über den gesamten digitalen Fluss hinweg anspricht und nicht nur einen Teil des Flusses.
ELE Times: Welche Vorteile bietet 'Cerebrus' den Konstrukteuren?
Kadenz: Obwohl Design Technologie Obwohl das Design im Laufe der Jahrzehnte viel ausgefeilter geworden ist, ist der grundlegende Ablauf des Chip-Designs derselbe geblieben. Eine der größten Designherausforderungen von heute ist der Mangel an qualifizierten Design- und Implementierungsingenieuren. Aktuelle Teams sind überlastet, was sich auf die Fähigkeit von Unternehmen auswirkt, neue Produkte auf den Markt zu bringen. Die Realität ist, dass zukünftige Chips schneller und automatisierter hergestellt werden müssen.
Glücklicherweise sind in den letzten Jahren einige Schlüsseltechnologien verfügbar geworden, die den nächsten großen Sprung nach vorn in der Chipdesign-Produktivität ermöglichen: Engineering-Teams haben jetzt Zugang zu massiver Rechenleistung, entweder vor Ort oder mithilfe von Cloud-Ressourcen, und maschinelles Lernen hat erhebliche Fortschritte gemacht und ist nun für die Automatisierung des elektronischen Designs bereit und verfügbar. Beide Technologien haben die nächste Revolution im Chipdesign ermöglicht – die automatisierte, durch maschinelles Lernen gesteuerte Flussoptimierung, und hier kommt Cerebrus ins Spiel.
Durch die Verwendung einer vollständig automatisierten, durch maschinelles Lernen gesteuerten RTL-zu-GDS-Full-Flow-Optimierungstechnologie kann Cerebrus schneller bessere Ergebnisse in Bezug auf Leistung, Leistung und Fläche (PPA) liefern als ein manuell eingestellter Flow, wodurch die Produktivität des Engineering-Teams verbessert wird.
ELE Times: Der Prozess des digitalen Designs kann eine Problemlösungsmethode sein, wenn man die kognitiven und strategischen Ergebnisse berücksichtigt, die er bietet. Bitte kommentieren Sie die Erklärung aus Ihrer Sicht und in Bezug auf die von Cerebrus angebotenen Dienstleistungen.
Kadenz: Die digitale Designimplementierung war ziemlich stark vom Wissen und der Expertise der Designer abhängig, und die Qualität der Ergebnisse variiert stark zwischen Designern oder Teams und den Methoden und Prozessen, denen sie folgen. Mithilfe des Cerebrus-basierten Implementierungsablaufs können Designunternehmen die ML-Technologie nutzen, um ihren Betrieb zu skalieren, um viel mehr Schaltungen effizienter zu entwerfen und den Designteams eine höhere Produktivität zu bieten.
ELE Times: Was halten Sie von der Zukunft ML-erweiterter EDA-Tools?
Kadenz: ML kann der Electronic Design Automation (EDA) enorme Vorteile bringen. ML ermöglicht es EDA-Tools, mit zunehmender Designgröße und -komplexität effizient und skalierbar zu werden. Wir befinden uns noch in der Anfangsphase der Anwendung von ML-Technologien auf die EDA-Branche und -Tools. Wie Automobilindustrie Die Industrie geht in Richtung Selbstfahrer, EDA-Tools, die ML-Technologien verwenden, werden viel einfacher zu verwenden und „selbstfahrend“ zu den besten Lösungen. Der Schwerpunkt liegt hier darauf, die Lösung auf Entscheidungen oder Aktionen zu lenken, die wahrscheinlich zu einem günstigeren Ergebnis führen (normalerweise gemessen als bessere Leistung, Leistung und Fläche oder PPA), wobei die Technologie schnell Lösungen findet, die menschliche Ingenieure normalerweise nicht ausprobieren würden erforschen.
Mayank Vasisht | Untereditor | ELE Zeiten