Los circuitos integrados modernos son enormemente complicados. Un chip de computadora de escritorio promedio, a partir de 2015, tiene más de mil millones de transistores. Las reglas sobre lo que se puede y no se puede fabricar también son extremadamente complejas. Común IC Los procesos de 2015 tienen más de 500 reglas. Además, dado que el proceso de fabricación en sí no es completamente predecible, los diseñadores deben tener en cuenta su naturaleza estadística. La complejidad del diseño de circuitos integrados moderno, así como la presión del mercado para producir diseños rápidamente, ha llevado al uso extensivo de herramientas de diseño automatizadas en el proceso de diseño de circuitos integrados. En resumen, el diseño de un CI utilizando software EDA es el diseño, prueba y verificación de las instrucciones que debe realizar el CI.
Cadence Design Systems, Inc. anunció la entrega de Cadence Cerebrus Intelligent Chip Explorer, una nueva herramienta basada en aprendizaje automático (ML) que automatiza y escala el diseño de chips digitales, lo que permite a los clientes alcanzar de manera eficiente los exigentes objetivos de diseño de chips. La combinación de Cerebrus y Cadence RTL to-signoff flow ofrece a los diseñadores de chips avanzados, equipos de CAD y desarrolladores de IP la capacidad de mejorar la productividad de la ingeniería hasta 10 veces en comparación con un enfoque manual, al tiempo que se obtienen hasta un 20% más de potencia, rendimiento y área. (PPA).
Con la incorporación de Cerebrus a la cartera de productos digitales más amplia, Cadence ofrece el flujo completo digital habilitado para ML más avanzado de la industria, desde la síntesis hasta la implementación y la aprobación. La nueva herramienta está habilitada para la nube en Amazon Web Services (AWS) y otros plataformas en la nube y utiliza recursos informáticos altamente escalables para cumplir rápidamente los requisitos de diseño en una amplia gama de mercados, incluidos el consumidor, la informática a hiperescala, las comunicaciones 5G, la automoción y la telefonía móvil.
El corresponsal de ELE Times, Mayank Vashisht, habló con Venkat Thanvantri, vicepresidente de Investigación y Desarrollo, AI / ML para Digital y Signoff, Cadence sobre cómo los procesos automatizados pueden ser útiles en el ciclo de diseño de chips y cómo se adaptan directamente a los diseñadores. También hablamos sobre el último as en la manga de Cadence, 'Cerebrus'.
Extractos:
ELE Times: ¿Cómo puede ML proporcionar los medios para acortar el ciclo de diseño de chips, creando una relación más integrada entre hardware y ML, con cada uno impulsando avances en el otro?
Cadencia: Para habilitar el Semiconductores industria para seguir creciendo, el proceso de diseño de chips debe ser más eficiente. Con la disponibilidad de computación distribuida masiva habilitada para la nube y los avances en el aprendizaje automático, la próxima revolución de automatización del diseño de chips ahora es posible.
ELE Times: en qué se diferencia Cerebrus de otras herramientas de aprendizaje automático para el diseño, ya que Google también ha introducido el aprendizaje automático como una herramienta en el diseño de chips (modelo de aprendizaje por refuerzo).
Cadencia: El Explorador inteligente de chips Cadence Cerebrus utiliza tecnologías de computación distribuida y aprendizaje automático para ofrecer mejor potencia, rendimiento y área (PPA) más rápidamente. Cerebrus se basa en el flujo completo digital Cadence líder en la industria. Los equipos de ingeniería ahora pueden escalar y volverse más productivos utilizando el motor de aprendizaje por refuerzo Cerebrus para enfrentar los desafíos de diseños de sistema en chip (SoC) cada vez más grandes y más complejos. El diferenciador clave aquí es que Cerebrus aborda el aprendizaje automático en todo el flujo digital, en lugar de solo una parte del flujo.
ELE Times: ¿Qué beneficios ofrece 'Cerebrus' a los ingenieros de diseño?
Cadencia: Aunque el diseño la tecnología se ha vuelto mucho más sofisticado a lo largo de las décadas, el flujo de diseño básico del chip sigue siendo el mismo. Uno de los mayores desafíos de diseño actuales es la escasez de ingenieros capacitados en diseño e implementación. Los equipos actuales están sobrecargados, lo que afecta la capacidad de las empresas para lanzar nuevos productos al mercado. La realidad es que los chips del futuro deberán producirse más rápido y con mayor automatización.
Afortunadamente, durante los últimos años, se han puesto a disposición algunas tecnologías clave que permitirán el próximo gran salto adelante en la productividad del diseño de chips: los equipos de ingeniería ahora tienen acceso a una potencia informática masiva, ya sea en las instalaciones o utilizando recursos de la nube, y el aprendizaje automático ha hizo un progreso significativo, y ahora está listo y disponible para propósitos de automatización de diseño electrónico. Ambas tecnologías han permitido la próxima revolución en el diseño de chips: optimización de flujo automatizada, impulsada por el aprendizaje automático, que es donde entra Cerebrus.
Al utilizar una tecnología de optimización de flujo completo RTL a GDS completamente automatizada, impulsada por aprendizaje automático, Cerebrus puede ofrecer mejores resultados de potencia, rendimiento y área (PPA) más rápidamente que un flujo ajustado manualmente, mejorando así la productividad del equipo de ingeniería.
ELE Times: El proceso de Diseño Digital puede ser un método de resolución de problemas considerando los resultados cognitivos y estratégicos que ofrece. Comente la Declaración desde su perspectiva y en términos de los servicios ofrecidos por Cerebrus.
Cadencia: La implementación del diseño digital ha dependido en gran medida del conocimiento y la experiencia de los diseñadores, y la calidad de los resultados varía mucho entre los diseñadores o equipos y los métodos y procesos que siguen. Usando el flujo de implementación basado en Cerebrus, las empresas de diseño pueden aprovechar la tecnología ML para escalar sus operaciones y diseñar muchos más circuitos de manera más eficiente, brindando una mayor productividad a los equipos de diseño.
ELE Times: ¿Cuáles son sus pensamientos sobre el futuro de las herramientas EDA mejoradas con ML?
Cadencia: ML puede aportar enormes beneficios a la automatización del diseño electrónico (EDA). ML permite que las herramientas de EDA se vuelvan eficientes y escalables a medida que aumentan el tamaño y la complejidad del diseño. Todavía estamos en las primeras etapas de la aplicación de tecnologías ML a la industria y las herramientas de EDA. Como el automotor La industria se dirige hacia la conducción autónoma, las herramientas de EDA que utilizan tecnologías de aprendizaje automático serán mucho más fáciles de usar y "autónomas" hacia las mejores soluciones. El énfasis aquí está en dirigir la solución hacia decisiones o acciones que probablemente produzcan un resultado más favorable (generalmente medido como mejor potencia, rendimiento y área, o PPA), donde la tecnología encuentra rápidamente soluciones que los ingenieros humanos podrían no probar naturalmente. para explorar.
Mayank Vashisht | Subeditor | ELE Times