I circuiti integrati moderni sono enormemente complicati. Un chip per computer desktop medio, a partire dal 2015, ha oltre 1 miliardo di transistor. Anche le regole per ciò che può e non può essere prodotto sono estremamente complesse. Comune IC i processi del 2015 hanno più di 500 regole. Inoltre, poiché il processo di fabbricazione in sé non è completamente prevedibile, i progettisti devono tenerne conto della sua natura statistica. La complessità della moderna progettazione di circuiti integrati, nonché la pressione del mercato per la produzione rapida di progetti, ha portato all'uso estensivo di strumenti di progettazione automatizzata nel processo di progettazione dei circuiti integrati. In breve, la progettazione di un IC utilizzando il software EDA è la progettazione, il test e la verifica delle istruzioni che l'IC deve eseguire.
Cadence Design Systems, Inc ha annunciato la consegna di Cadence Cerebrus Intelligent Chip Explorer, un nuovo strumento basato sull'apprendimento automatico (ML) che automatizza e ridimensiona la progettazione di chip digitali, consentendo ai clienti di raggiungere in modo efficiente obiettivi di progettazione di chip impegnativi. La combinazione di Cerebrus e del flusso di firma di Cadence RTL offre ai progettisti di chip avanzati, ai team CAD e agli sviluppatori IP la capacità di migliorare la produttività ingegneristica fino a 10 volte rispetto a un approccio manuale, realizzando anche una potenza, prestazioni e area fino al 20% migliori (PPA).
Con l'aggiunta di Cerebrus al più ampio portafoglio di prodotti digitali, Cadence offre il flusso completo digitale abilitato per il machine learning più avanzato del settore, dalla sintesi all'implementazione e all'approvazione. Il nuovo strumento è abilitato per il cloud su Amazon Web Services (AWS) e altri leader piattaforme cloud e utilizza risorse di elaborazione altamente scalabili per soddisfare rapidamente i requisiti di progettazione in un'ampia gamma di mercati, tra cui consumer, hyperscale computing, comunicazioni 5G, automotive e mobile.
Il corrispondente di ELE Times Mayank Vashisht ha parlato con Venkat Thanvantri, VP of Research & Development, AI/ML for Digital e Signoff, Cadence su come i processi automatizzati possono essere utili nel ciclo di progettazione dei chip e su come si adattano direttamente ai progettisti. Abbiamo anche parlato dell'ultimo asso nella manica di Cadence 'Cerebrus'.
estratti:
ELE Times: In che modo ML può fornire i mezzi per abbreviare il ciclo di progettazione del chip, creando una relazione più integrata tra hardware e ML, con ciascuno che alimenta progressi nell'altro?
Cadenza: Per abilitare il Semiconduttore l'industria per continuare a crescere, il processo di progettazione del chip deve diventare più efficiente. Con la disponibilità di un'elaborazione distribuita massiccia, abilitata per il cloud e i progressi nell'apprendimento automatico, la prossima rivoluzione dell'automazione della progettazione dei chip è ora possibile.
ELE Times: In che modo Cerebrus è diverso dagli altri strumenti di machine learning per la progettazione poiché Google ha anche introdotto il machine learning come strumento nella progettazione di chip (Reinforcement Learning Model).
Cadenza: Il Cadence Cerebrus Intelligent Chip Explorer utilizza sia il calcolo distribuito che le tecnologie di apprendimento automatico per fornire più rapidamente potenza, prestazioni e area (PPA) migliori. Cerebrus si basa sul flusso completo digitale Cadence leader del settore. I team di progettazione ora sono in grado di scalare e diventare più produttivi utilizzando il motore di apprendimento del rinforzo Cerebrus per affrontare le sfide di progetti System-on-Chip (SoC) sempre più grandi e complessi. Il principale elemento di differenziazione qui è che Cerebrus affronta l'apprendimento automatico attraverso l'intero flusso digitale, piuttosto che solo una parte del flusso.
ELE Times: Quali vantaggi offre 'Cerebrus' ai progettisti?
Cadenza: Sebbene il design la tecnologia è diventato molto più sofisticato nel corso dei decenni, il flusso di progettazione di base dei chip è rimasto lo stesso. Una delle maggiori sfide di progettazione di oggi riguarda la carenza di ingegneri qualificati di progettazione e implementazione. I team attuali sono sovraccarichi, il che influisce sulla capacità delle aziende di immettere nuovi prodotti sul mercato. La realtà è che i futuri chip dovranno essere prodotti più velocemente e con maggiore automazione.
Fortunatamente, negli ultimi anni, sono diventate disponibili alcune tecnologie chiave che consentiranno il prossimo grande balzo in avanti nella produttività della progettazione dei chip: i team di progettazione ora hanno accesso a un'enorme potenza di calcolo, sia in sede che utilizzando risorse cloud, e l'apprendimento automatico ha ha compiuto progressi significativi ed è ora pronto e disponibile per scopi di automazione della progettazione elettronica. Entrambe queste tecnologie hanno consentito la prossima rivoluzione nella progettazione dei chip: l'ottimizzazione del flusso automatizzata e basata sull'apprendimento automatico, ed è qui che entra in gioco Cerebrus.
Utilizzando una tecnologia di ottimizzazione del flusso completo da RTL a GDS completamente automatizzata e basata sull'apprendimento automatico, Cerebrus può fornire risultati di potenza, prestazioni e area (PPA) migliori più rapidamente rispetto a un flusso regolato manualmente, migliorando così la produttività del team di ingegneri.
ELE Times: Il processo di Digital Design può essere un metodo di problem solving considerando i risultati cognitivi e strategici che offre. Si prega di commentare la Dichiarazione dal proprio punto di vista e in termini di servizi offerti da Cerebrus.
Cadenza: L'implementazione della progettazione digitale è stata fortemente dipendente dalla conoscenza e dall'esperienza dei progettisti e la qualità dei risultati varia molto tra i progettisti o i team e i metodi e i processi che seguono. Utilizzando il flusso di implementazione basato su Cerebrus, le aziende di progettazione possono sfruttare la tecnologia ML per ridimensionare le loro operazioni e progettare molti più circuiti in modo più efficiente, portando una maggiore produttività ai team di progettazione.
ELE Times: Cosa ne pensi del futuro degli strumenti EDA potenziati dal machine learning?
Cadenza: Il machine learning può apportare enormi vantaggi all'automazione della progettazione elettronica (EDA). Il machine learning consente agli strumenti EDA di diventare efficienti e scalabili man mano che le dimensioni e la complessità del progetto crescono. Siamo ancora nelle primissime fasi dell'applicazione delle tecnologie ML al settore e agli strumenti EDA. Come il settore automobilistico l'industria sta andando verso la guida autonoma, gli strumenti EDA che utilizzano le tecnologie ML diventeranno molto più facili da usare e "guidaranno da soli" verso le soluzioni migliori. L'enfasi qui è sull'orientare la soluzione verso decisioni o azioni che potrebbero produrre un risultato più favorevole (di solito misurato come potenza, prestazioni e area migliori o PPA), in cui la tecnologia trova rapidamente soluzioni che gli ingegneri umani potrebbero non provare naturalmente esplorare.
Mayank Vashisht | Sottoeditor | ELE Times