최신 IC는 엄청나게 복잡합니다. 2015년을 기준으로 평균 데스크톱 컴퓨터 칩에는 1억 개 이상의 트랜지스터가 있습니다. 제조할 수 있는 것과 제조할 수 없는 것에 대한 규칙도 매우 복잡합니다. 흔한 IC 2015년 프로세스에는 500개 이상의 규칙이 있습니다. 또한 제조 프로세스 자체가 완전히 예측 가능하지 않기 때문에 설계자는 통계적 특성을 고려해야 합니다. 최신 IC 설계의 복잡성과 설계를 신속하게 생성해야 하는 시장 압력으로 인해 IC 설계 프로세스에서 자동화된 설계 도구가 광범위하게 사용되었습니다. 요컨대, EDA 소프트웨어를 사용하는 IC 설계는 IC가 수행할 명령의 설계, 테스트 및 검증입니다.
Cadence Design Systems, Inc는 고객이 까다로운 칩 설계 목표를 효율적으로 달성할 수 있도록 디지털 칩 설계를 자동화하고 확장하는 새로운 기계 학습(ML) 기반 도구인 Cadence Cerebrus Intelligent Chip Explorer를 출시한다고 발표했습니다. Cerebrus와 Cadence RTL to-signoff 흐름의 조합은 고급 칩 설계자, CAD 팀 및 IP 개발자에게 엔지니어링 생산성을 수동 접근 방식에 비해 최대 10배까지 향상시키는 동시에 최대 20% 더 나은 전력, 성능 및 영역을 실현할 수 있는 기능을 제공합니다. (PPA).
광범위한 디지털 제품 포트폴리오에 Cerebrus를 추가함으로써 Cadence는 합성에서 구현 및 승인에 이르기까지 업계에서 가장 진보된 ML 지원 디지털 전체 흐름을 제공합니다. 클라우드 플랫폼을 사용하고 확장성이 뛰어난 컴퓨팅 리소스를 활용하여 소비자, 하이퍼스케일 컴퓨팅, 5G 통신, 자동차 및 모바일을 비롯한 다양한 시장에서 설계 요구 사항을 신속하게 충족합니다.
ELE Times 특파원 Mayank Vashisht는 Cadence의 디지털 및 사인오프용 AI/ML 연구 개발 부사장인 Venkat Thanvantri와 함께 칩 설계 주기에서 자동화된 프로세스가 유용할 수 있는 방법과 설계자에게 직접적으로 적합한 방법에 대해 이야기했습니다. 케이던스의 최근 에이스인 더 홀 'Cerebrus'에 대해서도 이야기를 나눴다.
발췌 :
ELE Times: ML은 어떻게 칩 설계 주기를 단축하여 하드웨어와 ML 사이에 보다 통합된 관계를 생성하고 서로의 발전을 촉진하는 수단을 제공할 수 있습니까?
운율: 해당 기능을 사용하려면 반도체 산업이 계속 성장하려면 칩 설계 프로세스가 보다 효율적이어야 합니다. 대규모 클라우드 지원 분산 컴퓨팅의 가용성과 기계 학습의 발전으로 이제 차세대 칩 설계 자동화 혁명이 가능합니다.
ELE Times: Google이 칩 설계(강화 학습 모델)의 도구로 ML을 도입한 것처럼 Cerebrus가 설계를 위한 다른 ML 도구와 다른 점.
운율: Cadence Cerebrus Intelligent Chip Explorer는 분산 컴퓨팅 및 기계 학습 기술을 모두 활용하여 더 나은 전력, 성능 및 영역(PPA)을 더 빠르게 제공합니다. Cerebrus는 업계 최고의 Cadence 디지털 전체 흐름을 기반으로 합니다. 엔지니어링 팀은 이제 Cerebrus 강화 학습 엔진을 사용하여 규모를 확장하고 생산성을 높일 수 있어 점점 더 커지고 복잡해지는 SoC(시스템 온 칩) 설계의 문제를 해결할 수 있습니다. 여기서 주요 차별화 요소는 Cerebrus가 흐름의 한 부분이 아니라 전체 디지털 흐름에서 기계 학습을 처리한다는 것입니다.
ELE Times: 'Cerebrus'는 설계 엔지니어에게 어떤 이점을 제공합니까?
운율: 디자인이면서도 technology 수십 년에 걸쳐 훨씬 더 정교해졌지만 기본 칩 설계 흐름은 동일하게 유지되었습니다. 오늘날 가장 큰 설계 과제 중 하나는 숙련된 설계 및 구현 엔지니어가 부족하다는 것입니다. 현재 팀은 과부하 상태이므로 기업이 신제품을 시장에 출시하는 능력에 영향을 미칩니다. 현실은 더 많은 자동화를 통해 미래의 칩을 더 빠르게 생산해야 한다는 것입니다.
다행스럽게도 지난 몇 년 동안 칩 설계 생산성을 크게 향상시킬 몇 가지 핵심 기술이 출시되었습니다. 이제 엔지니어링 팀은 온프레미스 또는 클라우드 리소스를 사용하여 대규모 컴퓨팅 성능에 액세스할 수 있으며 머신 러닝은 상당한 발전을 이루었으며 이제 전자 설계 자동화 목적으로 준비되어 사용 가능합니다. 이 두 기술 모두 Cerebrus가 등장하는 자동화된 기계 학습 기반 흐름 최적화인 칩 설계의 차세대 혁명을 가능하게 했습니다.
완전히 자동화된 머신 러닝 기반 RTL-to-GDS 전체 흐름 최적화 기술을 사용함으로써 Cerebrus는 수동으로 조정된 흐름보다 더 빠른 전력, 성능 및 면적(PPA) 결과를 제공하여 엔지니어링 팀 생산성을 향상시킬 수 있습니다.
ELE Times: 디지털 디자인 프로세스는 그것이 제공하는 인지적, 전략적 결과를 고려한 문제 해결 방법이 될 수 있습니다. Cerebrus에서 제공하는 서비스와 관련하여 귀하의 관점에서 성명서에 의견을 제시하십시오.
운율: 디지털 디자인 구현은 디자이너의 지식과 전문성에 크게 의존해 왔으며 결과의 품질은 디자이너 또는 팀과 그들이 따르는 방법 및 프로세스에 따라 크게 다릅니다. Cerebrus 기반 구현 흐름을 사용하여 설계 회사는 ML 기술을 활용하여 작업을 확장하여 훨씬 더 많은 회로를 보다 효율적으로 설계하여 설계 팀의 생산성을 높일 수 있습니다.
ELE Times: ML 강화 EDA 도구의 미래에 대해 어떻게 생각하십니까?
운율: ML은 EDA(전자 설계 자동화)에 엄청난 이점을 제공할 수 있습니다. ML을 사용하면 설계 크기와 복잡성이 증가함에 따라 EDA 도구가 효율적이고 확장 가능해집니다. 우리는 아직 ML 기술을 EDA 산업 및 도구에 적용하는 초기 단계에 있습니다. 처럼 자동차 업계는 자율 주행을 지향하고 있으며, ML 기술을 사용하는 EDA 도구는 사용하기가 훨씬 쉬워지고 최고의 솔루션을 향한 "자율 주행"이 될 것입니다. 여기서 강조점은 기술이 인간 엔지니어가 자연스럽게 시도하지 않을 수 있는 솔루션을 신속하게 찾는 더 유리한 결과(일반적으로 더 나은 전력, 성능 및 영역 또는 PPA로 측정됨)를 생성할 가능성이 있는 결정 또는 조치로 솔루션을 조정하는 것입니다. 탐구.
Mayank Vashisht | 하위 편집기 | ELE 타임즈