最新のICは非常に複雑です。 2015年の時点で、平均的なデスクトップコンピュータチップには1億個を超えるトランジスタが搭載されています。 製造できるものとできないもののルールも非常に複雑です。 一般 IC 2015年のプロセスには500を超えるルールがあります。 さらに、製造プロセス自体は完全に予測可能ではないため、設計者はその統計的性質を考慮する必要があります。 最新のIC設計の複雑さ、および設計を迅速に作成するという市場の圧力により、IC設計プロセスで自動設計ツールが広く使用されるようになりました。 つまり、EDAソフトウェアを使用したICの設計は、ICが実行する命令の設計、テスト、および検証です。
Cadence Design Systems、Incは、デジタルチップ設計を自動化およびスケーリングする新しい機械学習（ML）ベースのツールであるCadence Cerebrus Intelligent Chip Explorerの提供を発表しました。これにより、顧客は厳しいチップ設計目標を効率的に達成できます。 CerebrusとCadenceRTLのサインオフフローの組み合わせにより、高度なチップ設計者、CADチーム、およびIP開発者は、手動アプローチと比較してエンジニアリングの生産性を最大10倍向上させると同時に、最大20％優れた電力、パフォーマンス、および面積を実現できます。 （PPA）。
幅広いデジタル製品ポートフォリオにCerebrusが追加されたことで、Cadenceは、合成から実装、サインオフまで、業界で最も先進的なML対応のデジタルフルフローを提供します。新しいツールは、Amazon Web Services（AWS）およびその他の主要なクラウド対応です。クラウドプラットフォームであり、拡張性の高いコンピューティングリソースを利用して、コンシューマー、ハイパースケールコンピューティング、5G通信、自動車、モバイルなど、幅広い市場の設計要件に迅速に対応します。
ELETimesの特派員MayankVashishtは、デジタルおよびサインオフのAI / MLの研究開発担当副社長であるVenkatThanvantriと、自動化されたプロセスがチップ設計サイクルでどのように役立つか、およびそれらが設計者に直接適しているかについて話しました。 また、ケイデンスの最新のエースである「セレブラス」についても話しました。
抜粋：
ELE Times：MLは、チップの設計サイクルを短縮し、ハードウェアとMLの間に、より統合された関係を構築する手段をどのように提供できますか？
ケイデンス： この機能を有効にするには 半導体 業界が成長し続けるためには、チップ設計プロセスがより効率的になる必要があります。 大規模なクラウド対応の分散コンピューティングと機械学習の進歩により、次のチップ設計自動化革命が可能になりました。
ELE Times：Googleがチップ設計（強化学習モデル）のツールとしてMLも導入したため、Cerebrusが設計用の他のMLツールとどのように異なるか。
ケイデンス： Cadence Cerebrus Intelligent Chip Explorerは、分散コンピューティングと機械学習の両方のテクノロジーを利用して、より優れた電力、パフォーマンス、および面積（PPA）をより迅速に提供します。 Cerebrusは、業界をリードするCadenceデジタルフルフローに基づいています。 エンジニアリングチームは、Cerebrus強化学習エンジンを使用して拡張し、生産性を高めて、ますます大規模で複雑なシステムオンチップ（SoC）設計の課題に対応できるようになりました。 ここでの主な差別化要因は、Cerebrusがフローの一部ではなく、デジタルフロー全体にわたる機械学習に対応していることです。
ELE Times：「Cerebrus」は設計エンジニアにどのようなメリットをもたらしますか？
ケイデンス： デザインですが テクノロジー 何十年にもわたってはるかに洗練されてきましたが、基本的なチップ設計フローは変わっていません。 今日の最大の設計課題の XNUMX つは、熟練した設計および実装エンジニアの不足です。 現在のチームは過負荷になっており、企業が新製品を市場に投入する能力に影響を与えています。 現実には、将来のチップは自動化を進めてより迅速に製造する必要があります。
幸いなことに、過去数年の間に、チップ設計の生産性を次の大きな飛躍に導くいくつかの主要なテクノロジーが利用可能になりました。エンジニアリングチームは、オンプレミスまたはクラウドリソースを使用して、大規模なコンピューティングパワーにアクセスできるようになりました。大幅な進歩を遂げ、電子設計自動化の目的で使用できるようになりました。 これらのテクノロジーは両方とも、チップ設計の次の革命、つまり自動化された機械学習主導のフロー最適化を可能にしました。これがCerebrusの出番です。
Cerebrusは、完全に自動化された機械学習主導のRTLからGDSへのフルフロー最適化テクノロジーを使用することで、手動で調整されたフローよりも優れた電力、パフォーマンス、および面積（PPA）の結果を迅速に提供し、エンジニアリングチームの生産性を向上させます。
ELE Times：デジタルデザインのプロセスは、それが提供する認知的および戦略的な結果を考慮すると、問題解決の方法になる可能性があります。 あなたの視点から、そしてセレブラスが提供するサービスの観点から、声明にコメントしてください。
ケイデンス： デジタル設計の実装は、設計者の知識と専門知識に大きく依存しており、結果の品質は、設計者またはチーム、およびそれらが従う方法とプロセスによって大きく異なります。 Cerebrusベースの実装フローを使用すると、設計会社はMLテクノロジを活用して運用を拡張し、より多くの回路をより効率的に設計して、設計チームの生産性を高めることができます。
ELE Times：MLで強化されたEDAツールの未来についてどう思いますか？
ケイデンス： MLは、電子設計自動化（EDA）に多大なメリットをもたらします。 MLを使用すると、設計のサイズと複雑さが増すにつれて、EDAツールを効率的かつスケーラブルにすることができます。 私たちはまだMLテクノロジーをEDA業界とツールに適用する非常に初期の段階にあります。 以下のような 自動車 業界は自動運転に向かっており、MLテクノロジーを使用するEDAツールははるかに使いやすくなり、最良のソリューションに向けて「自動運転」するようになります。 ここでの重点は、より好ましい結果を生み出す可能性のある決定またはアクション（通常、より優れた電力、パフォーマンス、および面積、またはPPAとして測定される）に向けてソリューションを操作することです。この場合、テクノロジーは、人間のエンジニアが自然に試さない可能性のあるソリューションをすばやく見つけます。探索する。
マヤンクヴァシシュト| サブエディター| ELEタイムズ