Zu den 3-nm-Siliziumbausteinen von Marvell gehören 112G XSR SerDes Long Reach SerDes, PCIe Gen 6 / CXL 3.0 SerDes und eine parallele Die-to-Die-Verbindung mit 240 Tbit/s.
Diese Technologien unterstützen auch alle Halbleiter Verpackungsoptionen von standardmäßigen und kostengünstigen RDL (Redistribution Layers) bis hin zu siliziumbasierten High-Density-Verbindungen.
Die neue parallele Die-to-Die-Verbindung ermöglicht aggregierte Datenübertragungen von bis zu 240 Tbps.
Die SerDes- und Verbindungstechnologien sind in Marvells Flaggschiff-Siliziumlösungen integriert, darunter Teralynx-Switches, PAM4 und kohärente DSPs, Alaska Ethernet Physical Layer (PHY)-Geräte, OCTEON-Prozessoren, Bravera-Speichercontroller, Brightlanec-Automotive-Ethernet-Chipsätze und kundenspezifische ASICs.
Der Wechsel zu einem 3-nm-Prozess ermöglicht es Ingenieuren, die Kosten und den Stromverbrauch von Chips und Computersystemen zu senken und gleichzeitig die Signalintegrität und -leistung aufrechtzuerhalten.
|
PCIe Gen 6 SerDes (@ 64 Gbit/s) |
112G XSR SerD (@ 113 Gbit/s) |
Bildunterschrift: Das blaue Augendiagramm stellt Hochleistungssignale dar, die von Marvells 3-nm-SerDes übertragen werden, die für PCIe Gen 6 / CXL 3.0 optimiert sind, während das orange die Signale von seinen 3-nm-SerDes mit niedriger Latenz darstellt, die für 112G XSR optimiert sind. Beides sind Branchenneuheiten. Die vertikale Höhe, Größe und relative Symmetrie der Augen zeigen die Minderung von Rauschen und Bitfehlern an
Mehr sehen : IGBT-Module | LCD-Displays | Elektronische Komponenten