Gli elementi costitutivi del silicio a 3 nm di Marvell includono SerDes a lunga portata XSR SerDes 112G, SerDes PCIe Gen 6 / CXL 3.0 e un'interconnessione die-to-die parallela da 240 Tbps.
Queste tecnologie supportano anche tutti Semiconduttore opzioni di packaging da RDL (Redistribution Layers) standard ea basso costo all'interconnessione ad alta densità basata su silicio.
La nuova interconnessione parallela die-to-die consente trasferimenti di dati aggregati fino a 240 Tbps.
Le tecnologie SerDes e di interconnessione sono incorporate nelle soluzioni in silicio di punta di Marvell, tra cui switch Teralynx, PAM4 e DSP coerenti, dispositivi PHY (Physical Layer) Alaska Ethernet, processori OCTEON, controller di storage Bravera, chipset Ethernet Brightlanecautomotive e ASIC personalizzati.
Il passaggio a un processo a 3 nm consente agli ingegneri di ridurre i costi e il consumo energetico dei chip e dei sistemi di elaborazione, mantenendo l'integrità e le prestazioni del segnale.
|
SerDe PCIe Gen 6 (@ 64Gb/s) |
SerD XSR 112G (@ 113 Gb/s) |
Didascalia: Il diagramma dell'occhio blu rappresenta i segnali ad alte prestazioni trasmessi dai SerDes a 3 nm di Marvell ottimizzati per PCIe Gen 6 / CXL 3.0, mentre l'arancione rappresenta i segnali dei suoi SerDes a bassa latenza da 3 nm ottimizzati per 112G XSR. Entrambi sono i primi del settore. L'altezza verticale, le dimensioni e la relativa simmetria degli occhi indicano la mitigazione del rumore e degli errori di bit
Vedi di più: Moduli IGBT | display LCD | Componenti elettronici