Os blocos de construção de silício de 3 nm da Marvell incluem 112G XSR SerDes Long Reach SerDes, PCIe Gen 6 / CXL 3.0 SerDes e uma interconexão paralela de matriz a matriz de 240 Tbps.
Essas tecnologias também suportam todos os Semicondutores opções de empacotamento desde RDL (Camadas de Redistribuição) padrão e de baixo custo até interconexão de alta densidade baseada em silício.
A nova interconexão paralela die-to-die permite transferências de dados agregados de até 240 Tbps.
As tecnologias SerDes e de interconexão são incorporadas às principais soluções de silício da Marvell, incluindo switches Teralynx, PAM4 e DSPs coerentes, dispositivos de camada física (PHY) Ethernet do Alasca, processadores OCTEON, controladores de armazenamento Bravera, chipsets Ethernet automotivos Brightlanec e ASICs personalizados.
Mudar para um processo de 3 nm permite que os engenheiros reduzam o custo e o consumo de energia de chips e sistemas de computação, mantendo a integridade e o desempenho do sinal.
|
PCIe Gen 6 SerDes (@ 64 Gb/s) |
SerD XSR 112G (@ 113 Gb/s) |
Rubrica: O diagrama de olho azul representa os sinais de alto desempenho transmitidos pelo SerDes de 3 nm da Marvell otimizado para PCIe Gen 6 / CXL 3.0, enquanto o laranja representa os sinais de seu SerDes de baixa latência de 3 nm otimizado para 112G XSR. Ambos são os primeiros da indústria. A altura vertical, tamanho e simetria relativa dos olhos indicam a mitigação de ruído e erros de bit
Veja mais : Módulos IGBT | Ecrãs LCD | Componentes Eletrônicos