Japan Halbleiter Korporation

TOKIO–Toshiba elektronisch Devices & Storage Corporation („Toshiba“) und Japan Semiconductor Corporation („Japan Semiconductor“) haben gemeinsam eine Methode zur gleichzeitigen Verbesserung der Zuverlässigkeit und Leistung von Hochspannungs-Laterally Double Diffused MOS (LDMOS), den Kernkomponenten von, demonstriert Analog-ICs, die in einer Vielzahl von Automobilanwendungen eingesetzt werden, beispielsweise als Motorsteuerungstreiber. Da die Elektrifizierung von Fahrzeugen voranschreitet, einschließlich des breiteren Einsatzes fortschrittlicher Fahrerassistenzsysteme (ADAS), werden Toshiba und Japan Semiconductor in der Lage sein, verbesserte LDMOS-Zellendesigns auf der Grundlage gewünschter Spannungen anzubieten.

Details zu diesem Erfolg wurden auf dem von IEEE gesponserten Internationalen Symposium on Power Semiconductor Devices and ICs 2021 (ISPSD 2021), das online abgehalten wurde, bekannt gegeben.

Beim LDMOS-Design gab es einen Kompromiss zwischen Zuverlässigkeit und Leistung. Es ist bekannt, dass die Toleranz gegenüber elektrostatischer Entladung (ESD), gemessen mit dem Human-Body-Modell (HBM), durch Erhöhung des Backgate-Verhältnisses verbessert wird^*1 um laterale parasitäre bipolare Aktionen zu unterdrücken^*2, die die HBM-Toleranz verschlechtert. Das Erhöhen des Backgate-Verhältnisses erhöht jedoch auch den Einschaltwiderstand, was die Leistung verschlechtert. Bisher mussten LDMOS-Designer die HBM-Toleranz gegen einen höheren Ein-Widerstand abwägen.

Toshiba und Japan Semiconductor untersuchten die HBM-Toleranz bei LDMOS und fanden keine Erhöhung bei über 80 V, selbst wenn das Backgate-Verhältnis erhöht wurde. In einer 2D-TCAD-Simulation fanden sie heraus, dass dies auf das Auftreten einer vertikalen parasitären bipolaren Aktion neben einer lateralen parasitären bipolaren Aktion zurückzuführen ist, ein Phänomen, das Designern mehr Freiheit bei der Einstellung von Parametern für HBM und das Backgate-Verhältnis gibt.

Unter Verwendung dieser Entdeckung in Verbindung mit a Technologie Entwickelt von der Toshiba Corporation, das andere Zelldesignparameter als das Backgate-Verhältnis optimiert^*3, Toshiba und Japan Semiconductor schlagen ein Verfahren zum Verbessern der HBM-Toleranz und zum Unterdrücken des Ein-Widerstands in 80 V und höheren LDMOS vor, die HBM-Toleranz und keine Abhängigkeit vom Backgate-Verhältnis aufweisen. Dies kann Geräte umfassen, die in Motoren, Lenkungen und anderen Fahrzeugsystemen verwendet werden, und trägt zu einer verbesserten Zuverlässigkeit und Energieeffizienz bei.

Toshiba verfügt über eine breite Palette von LDMOS mit verschiedenen Spannungen für verschiedene Anwendungen und entwickelt eine Prozesstechnologie der fünften Generation, die eingebettete nichtflüchtige Speicher (eNVM) und analoge Hochspannungs-ICs integriert.

Toshiba Electronic Devices & Storage Corporation und Japan Semiconductor Corporation haben sich der Forschung und Entwicklung von Halbleiterprozessen verschrieben, die zu einem niedrigen Stromverbrauch und einer hohen Zuverlässigkeit beitragen.

Bei Niederspannungs-LDMOS dominiert die laterale parasitäre bipolare Wirkung.
Bei Hochspannungs-LDMOS dominiert die vertikale parasitäre bipolare Wirkung.