Toshiba y Japón Semiconductores Demuestre la optimización simultánea de la tolerancia a las descargas electrostáticas y la eficiencia energética para voltaje LDMOS para circuitos integrados analógicos automotrices
Japón Semiconductores Corporación
TOKIO–Toshiba Electronic Devices & Storage Corporation (“Toshiba”) y Japan Semiconductor Corporation (“Japan Semiconductor”) han demostrado juntas un método para mejorar al mismo tiempo la confiabilidad y el rendimiento del MOS de doble difusión lateral (LDMOS) de alto voltaje, componentes centrales de Circuitos integrados analógicos utilizados en una amplia gama de aplicaciones automotrices, como controladores de control de motores. A medida que avance la electrificación de los vehículos, incluido un despliegue más amplio de sistemas avanzados de asistencia al conductor (ADAS), Toshiba y Japan Semiconductor podrán ofrecer un diseño de celda LDMOS mejorado basado en los voltajes deseados.
Los detalles del logro se informaron en el Simposio internacional patrocinado por IEEE sobre dispositivos semiconductores de potencia e circuitos integrados 2021 (ISPSD 2021), que se celebró en línea.
Ha habido una compensación en el diseño LDMOS entre confiabilidad y rendimiento. Se sabe que la tolerancia a la descarga electrostática (ESD), medida con el modelo del cuerpo humano (HBM), se mejora al aumentar la relación de la puerta trasera.*1 para suprimir la acción bipolar parasitaria lateral*2, que degrada la tolerancia a HBM. Sin embargo, aumentar la relación de la puerta trasera también aumenta la resistencia, lo que degrada el rendimiento. Hasta ahora, los diseñadores de LDMOS han tenido que equilibrar la tolerancia de HBM con una mayor resistencia.
Toshiba y Japan Semiconductor evaluaron la tolerancia a HBM en LDMOS y no encontraron ningún aumento por encima de 80 V, incluso si se aumentó la relación de la puerta trasera. En una simulación de TCAD 2D, encontraron que esto se debe a la aparición de la acción bipolar parasitaria vertical junto con la acción bipolar parasitaria lateral, un fenómeno que dará a los diseñadores una mayor libertad al establecer parámetros para HBM y la relación de puerta trasera.
Utilizando este descubrimiento junto con un la tecnología desarrollado por Toshiba Corporation que optimiza los parámetros de diseño de la celda distintos de la relación de puerta trasera*3, Toshiba y Japan Semiconductor proponen un método para mejorar la tolerancia de HBM y suprimir la resistencia de encendido en LDMOS de 80 V y superiores, que tienen tolerancia de HBM y no dependen de la relación de la puerta trasera. Esto puede cubrir los dispositivos utilizados en motores, dirección y otros sistemas automotrices, y contribuirá a mejorar la confiabilidad y la eficiencia energética.
Toshiba tiene una amplia gama de LDMOS de varios voltajes para diversas aplicaciones y está desarrollando tecnología de proceso de quinta generación que integrará memoria no volátil incorporada (eNVM) y circuitos integrados analógicos de alto voltaje.
Toshiba Electronic Devices & Storage Corporation y Japan Semiconductor Corporation están comprometidos con la I + D de procesos de semiconductores que contribuyen a un bajo consumo de energía y una alta confiabilidad.
Relación entre la tolerancia de HBM y la relación de la puerta trasera (resultados de las pruebas de Toshiba)
Diferencia de la acción bipolar parasitaria sometida a pruebas de HBM en LDMOS de bajo y alto voltaje (resultados de la prueba de Toshiba)
En LDMOS de bajo voltaje, la acción bipolar parasitaria lateral es dominante.
En LDMOS de alto voltaje, la acción bipolar parasitaria vertical es dominante.
Notas
[1] Relación de puerta trasera: Toshiba LDMOS tiene fuentes alternas y puertas traseras a lo largo de su ancho. La relación de puertas traseras se refiere al ancho total de las puertas traseras frente al de las fuentes y las puertas traseras.
[2] Acción bipolar parasitaria: un fenómeno observado durante las pruebas de HBM; cuando se aplica voltaje positivo al drenaje LDMOS, se produce ionización por impacto en la unión PN. El desagüe / cuerpo / fuente funciona como colector / base / emisor del parásito bipolar Transistor, y la corriente del colector fluye. La corriente del colector se concentra en la superficie de Si y la temperatura de la red aumenta, lo que da como resultado la destrucción del dispositivo.
[3] Los detalles de la tecnología se informaron en ISPSD 2017. (Título: “Optimización de la robustez de HBM de Nch-LDMOS completamente aislado para voltaje de entrada negativo utilizando un parámetro de índice único”).
- Consultas del cliente:
* Los nombres de empresas, nombres de productos y nombres de servicios pueden ser marcas comerciales de sus respectivas empresas.
* La información contenida en este documento, incluidos los precios y las especificaciones de los productos, el contenido de los servicios y la información de contacto, está actualizada en la fecha del anuncio, pero está sujeta a cambios sin previo aviso.