Toshiba и Japan Semiconductor демонстрируют одновременную оптимизацию устойчивости к электростатическому разряду и энергоэффективности для высоковольтных LDMOS-схем для автомобильных аналоговых ИС

Обновление: 12 июня 2021 г.

Toshiba и Япония Полупроводниковое Продемонстрируйте одновременную оптимизацию устойчивости к электростатическому разряду и энергоэффективности для напряжение LDMOS для автомобильных аналоговых ИС

Япония Полупроводниковое Корпорация

ТОКИО – Тошиба Электронный Корпорация Devices & Storage («Toshiba») и Japan Semiconductor Corporation («Japan Semiconductor») вместе продемонстрировали метод одновременного улучшения как надежности, так и производительности высоковольтных МОП-транзисторов с двойной диффузией (LDMOS), основных компонентов аналоговые микросхемы, используемые в широком спектре автомобильных приложений, например, в драйверах управления двигателями. По мере прогресса электрификации транспортных средств, включая более широкое внедрение передовых систем помощи водителю (ADAS), Toshiba и Japan Semiconductor смогут предложить улучшенную конструкцию ячеек LDMOS на основе желаемого напряжения.

Подробная информация о достижении была представлена ​​на Международном симпозиуме по силовым полупроводниковым приборам и ИС 2021, спонсируемом IEEE (ISPSD 2021), который проходил в Интернете.

В конструкции LDMOS был сделан компромисс между надежностью и производительностью. Известно, что устойчивость к электростатическому разряду (ESD), измеренная с использованием модели человеческого тела (HBM), улучшается за счет увеличения коэффициента затвора.*1 для подавления бокового паразитарного биполярного действия*2, что ухудшает устойчивость HBM. Однако увеличение коэффициента затвора также увеличивает сопротивление в открытом состоянии, что снижает производительность. До сих пор разработчикам LDMOS приходилось балансировать устойчивость HBM с более высоким сопротивлением в открытом состоянии.

Toshiba и Japan Semiconductor оценили толерантность к HBM в LDMOS и не обнаружили увеличения при напряжении выше 80 В, даже если коэффициент заднего хода был увеличен. В моделировании 2D TCAD они обнаружили, что это происходит из-за появления вертикального паразитного биполярного действия наряду с боковым паразитным биполярным действием, явления, которое даст разработчикам большую свободу при установке параметров для HBM и коэффициента заднего хода.

Используя это открытие в сочетании с technology разработанная корпорацией Toshiba, которая оптимизирует параметры конструкции ячейки, кроме передаточного отношения*3, Toshiba и Japan Semiconductor предлагают метод улучшения устойчивости к HBM и подавления сопротивления в открытом состоянии в LDMOS 80 В и выше, которые имеют устойчивость к HBM и не зависят от коэффициента обратного хода. Это может охватывать устройства, используемые в двигателях, рулевом управлении и других автомобильных системах, и будет способствовать повышению надежности и энергоэффективности.

Toshiba имеет широкую линейку LDMOS различных напряжений для различных приложений и разрабатывает техпроцесс пятого поколения, который будет объединять встроенную энергонезависимую память (eNVM) и аналоговые ИС высокого напряжения.

Toshiba Electronic Devices & Storage Corporation и Japan Semiconductor Corporation стремятся к исследованиям и разработкам в области полупроводников, которые способствуют низкому энергопотреблению и высокой надежности.

Взаимосвязь между толерантностью HBM и коэффициентом обратного хода (результаты испытаний Toshiba)

Различие паразитарного биполярного действия при испытании HBM в низковольтном и высоковольтном LDMOS (результаты испытаний Toshiba)

В низковольтном LDMOS преобладает латеральное паразитарное биполярное действие.
В высоковольтном LDMOS преобладает вертикальное паразитное биполярное действие.

Заметки

[1] Коэффициент пропускной способности: LDMOS Toshiba имеет чередующиеся источники и затворы по ширине. Коэффициент backgate относится к общей ширине backgates по сравнению с исходными и backgates.
[2] Паразитарное биполярное действие: явление, наблюдаемое во время тестов HBM; когда на сток LDMOS подается положительное напряжение, в PN-переходе происходит ударная ионизация. Сток / корпус / исток работает как коллектор / база / эмиттер паразитного биполярного Транзистор, и ток коллектора течет. Ток коллектора концентрируется на поверхности Si, и температура решетки увеличивается, что приводит к разрушению устройства.
[3] Подробности технологии были представлены на ISPSD 2017. (Название: «Оптимизация устойчивости HBM полностью изолированного Nch-LDMOS для отрицательного входного напряжения с использованием уникального параметра индекса».)

 

Запросы клиентов:

* Названия компаний, наименования продуктов и услуг могут быть товарными знаками соответствующих компаний.
* Информация в этом документе, включая цены и спецификации продуктов, содержание услуг и контактную информацию, актуальна на дату объявления, но может быть изменена без предварительного уведомления.