Panasonic desarrolla nuevos Semiconductores material de sustrato
Panasonic ha anunciado que su empresa de soluciones industriales ha comercializado un semiconductor material de sustrato del paquete (Producto No. R-1515V) que permite una baja deformación del paquete y una alta confiabilidad.
El material tiene propiedades de expansión térmica muy bajas que reducen la deformación del sustrato durante el proceso de empaque y propiedades mecánicas optimizadas que han sido diseñadas para reducir la tensión residual en las juntas de soldadura creadas durante el ensamblaje por reflujo. La producción en masa del material está programada para comenzar en julio de 2021.
Según Panasonic, la generación actual de diseños de paquetes avanzados exhibe una huella relativamente grande, una gran cantidad de E / S y estructuras de interconexión de alta densidad como las que se encuentran en los paquetes 2.5D y, junto con las mejoras de rendimiento operativo, la mayoría de las aplicaciones industriales y comerciales demandarán alta confiabilidad a nivel de ensamblaje a partir de paquetes ensamblados.
Panasonic ha desarrollado una amplia gama de productos para material de placa base y embalaje y ensamblaje de semiconductores, incluidos sustratos de embalaje; materiales de encapsulación; y materiales de refuerzo a nivel de ensamblaje y, aprovechando esa experiencia, ha formulado un nuevo material de sustrato semiconductor que ofrece baja deformación y alta confiabilidad a nivel de ensamblaje.
La mejora de la confiabilidad del empaque de chips ha requerido una reducción en la deformación del sustrato durante el empaque, es decir, montar chips en el IC sustrato seguido de un proceso de encapsulación. Además, la tensión impartida a las bolas de soldadura durante el proceso de ensamblaje por reflujo, durante el cual el paquete de semiconductores se ensambla en una placa base, también debe reducirse para garantizar la confiabilidad operativa a largo plazo.
Según Panasonic, el coeficiente de expansión térmica (CTE) de este nuevo material de sustrato es mucho más cercano al de los chips IC de silicio (4 ppm según lo medido por la compañía) reducir la deformación causada por las excursiones térmicas experimentadas durante los procesos de envasado. Además, el nuevo material de sustrato presenta tolerancias de espesor muy mejoradas, lo que garantiza uniones estables entre el sustrato y los chips IC, lo que mejora aún más la confiabilidad del chip empaquetado. La flexibilidad modificada y las propiedades amortiguadoras del nuevo material alivian el estrés en las bolas de soldadura, mejorando la confiabilidad a nivel de ensamblaje.