Avery Design meluncurkan solusi simulasi VIP tingkat Sistem CXL 2.0

Avery Design Systems, pakar dalam solusi verifikasi fungsional, telah mengumumkan solusi simulasi tingkat sistem CXLTM 2.0.

Penawaran yang komprehensif, ia dapat mendukung simulasi bersama kernel Linux yang sadar-CXL dan emulator sistem host virtual QEMU x86 dengan SystemVerilog CXL Host VIP-nya. Solusi ini memungkinkan validasi perangkat keras-perangkat lunak pra-silikon dari desain sistem ekspansi memori CXL 2.0 Tipe 3, keduanya mempercepat waktu pengembangan dan memberikan pendekatan yang efisien untuk penyesuaian dan pengembangan aplikasi untuk sistem yang menggunakan standar antarmuka CXL 2.0.

“Simulasi bersama QEMU-CXL menciptakan representasi paling lengkap dan akurat dari lingkungan sistem referensi yang mendukung CXL untuk memverifikasi perangkat keras dan perangkat lunak SoC CXL 2.0 Tipe 3,” kata Chris Browy, Wakil Presiden Penjualan dan Pemasaran di Avery Design Systems . “Integrasi awal dari perangkat keras dan perangkat lunak yang sebenarnya memungkinkan verifikasi bersama pra-silikon dan pengujian kepatuhan yang ketat yang mempercepat jadwal pengembangan dan secara dramatis mengurangi waktu perbaikan bug dan iterasi.”

Avery adalah kontributor Kelompok Kerja Kepatuhan Compute Express Link (CXL) dan telah menerapkan solusi simulasi bersama QEMU-CXL dengan Subkelompok Perangkat Lunak Kepatuhan Compute Express Link (CXL) untuk mendukung pengembangan rangkaian pengujian untuk alat kepatuhan CXLCV 1.1 dengan rencana untuk juga mendukung upaya CXL 2.0 di masa mendatang.

“Sebagai anggota awal Konsorsium CXL, Avery telah menyumbangkan keahlian verifikasi SoC untuk memajukan pengembangan program kepatuhan CXL,” kata Barry McAuliffe, Presiden Konsorsium CXL. “Senang sekali melihat inovasi ini teknologi bersatu untuk mendukung ekosistem CXL yang berkembang pesat.”

Simulasi bersama SoC RTL dengan lingkungan emulator mesin virtual perangkat lunak terbuka QEMU yang menjalankan kernel Linux 5.12-rc2 terbaru memungkinkan teknisi perangkat lunak untuk mengembangkan dan membangun firmware, driver, dan aplikasi khusus dan menjalankannya tanpa perubahan sebagai bagian dari tingkat sistem yang komprehensif proses validasi menggunakan desain perangkat keras SoC RTL yang sebenarnya.

Sebagai pelengkap, insinyur perangkat keras dapat mengevaluasi bagaimana kinerja SoC melalui eksekusi UEFI dan boot OS dan urutan inisialisasi driver kustom selain menjalankan beban kerja aplikasi nyata dan memanfaatkan fitur debugging yang sadar protokol CXL dari VIP untuk secara efektif menyelidiki masalah terkait perangkat keras.

Solusi simulasi bersama QEMU-VIP mendukung PCIe®, CXL, dan AMBA termasuk AXI, AXI-Stream, AHB, dan APB dan dapat menangani simulasi sistem dari lingkungan pemrosesan host dan tertanam.