Avery Design introduceert CXL 2.0 VIP-simulatieoplossing op systeemniveau

Avery Design Systems, een expert in functionele verificatieoplossingen, heeft zijn CXLTM 2.0 simulatieoplossing op systeemniveau aangekondigd.

Een uitgebreid aanbod, het is in staat om de co-simulatie van een CXL-bewuste Linux-kernel en QEMU x86 virtuele hostsysteememulator te ondersteunen met zijn SystemVerilog CXL Host VIP. De oplossing maakt pre-silicium hardware-softwarevalidatie van CXL 2.0 Type 3 geheugenuitbreidingssystemen mogelijk, waardoor zowel de ontwikkelingstijd wordt versneld als een efficiënte benadering wordt geboden voor maatwerk en applicatieontwikkeling voor systemen die de CXL 2.0-interfacestandaard gebruiken.

"QEMU-CXL co-simulatie creëert de meest complete en nauwkeurige weergave van de CXL-enabled referentiesysteemomgeving van waaruit CXL 2.0 Type 3 SoC hardware RTL en software kunnen worden geverifieerd", aldus Chris Browy, Vice President Sales and Marketing bij Avery Design Systems . "Vroege integratie van de daadwerkelijke hardware en software maakt pre-silicium co-verificatie en rigoureuze compliancetests mogelijk die het ontwikkelingsschema versnellen en de tijd en iteraties voor het oplossen van problemen drastisch verkort."

Avery levert een bijdrage aan de Compute Express Link (CXL) Compliance Working Group en heeft de QEMU-CXL co-simulatie-oplossing geïmplementeerd met de Compute Express Link (CXL) Compliance Software Subgroup om de ontwikkeling van testsuite voor de CXLCV 1.1 compliance tool met plannen te ondersteunen om ook toekomstige CXL 2.0-inspanningen te ondersteunen.

“Als vroeg lid van het CXL Consortium heeft Avery haar SoC-verificatie-expertise bijgedragen om de ontwikkeling van het CXL-complianceprogramma te bevorderen”, aldus Barry McAuliffe, president van het CXL Consortium. “Het is geweldig om dit vernieuwend te zien technologie komen samen ter ondersteuning van een snelgroeiend CXL-ecosysteem.”

Door de SoC RTL te co-simuleren met een QEMU open software virtuele machine-emulatoromgeving met de nieuwste Linux 5.12-rc2-kernel, kunnen software-ingenieurs native firmware, stuurprogramma's en applicaties ontwikkelen en bouwen en deze ongewijzigd uitvoeren als onderdeel van een uitgebreid systeemniveau validatieproces met behulp van het daadwerkelijke SoC RTL-hardware-ontwerp.

Op een aanvullende manier kunnen hardware-ingenieurs evalueren hoe de SoC presteert door UEFI- en OS-opstart- en aangepaste initialisatiesequenties voor stuurprogramma's uit te voeren, naast het uitvoeren van echte applicatieworkloads en de CXL-protocolbewuste debugging-functies van de VIP gebruiken om effectief hardwaregerelateerde problemen te onderzoeken.

De QEMU-VIP co-simulatie-oplossing ondersteunt PCIe®, CXL en AMBA inclusief AXI, AXI-Stream, AHB en APB en is geschikt voor systeemsimulatie van zowel host- als embedded verwerkingsomgevingen.