Avery Design melancarkan penyelesaian simulasi VIP peringkat sistem CXL 2.0

Avery Design Systems, pakar dalam penyelesaian verifikasi fungsional, telah mengumumkan penyelesaian simulasi tahap sistem CXLTM 2.0.

Penawaran yang komprehensif, ia dapat menyokong simulasi bersama kernel Linux yang peka CXL dan emulator sistem hos maya QEMU x86 dengan SystemVerilog CXL Host VIP-nya. Penyelesaiannya memungkinkan pengesahan perisian perkakasan pra-silikon terhadap reka bentuk sistem pengembangan memori CXL 2.0 Jenis 3, baik mempercepat masa pengembangan dan memberikan pendekatan yang efisien untuk penyesuaian dan pengembangan aplikasi untuk sistem yang menggunakan standard antara muka CXL 2.0.

"Simulasi bersama QEMU-CXL menghasilkan perwakilan yang paling lengkap dan tepat dari persekitaran sistem rujukan berkemampuan CXL dari mana untuk mengesahkan RTL perkakasan dan perisian CXL 2.0 Jenis 3 SoC," kata Chris Browy, Wakil Presiden Penjualan dan Pemasaran di Avery Design Systems . "Penyatuan awal perkakasan dan perisian yang sebenarnya memungkinkan pengesahan bersama pra-silikon dan ujian pematuhan ketat yang mempercepat jadual pengembangan dan secara dramatik mengurangkan masa dan lelaran pembetulan pepijat."

Avery adalah penyumbang kepada Kumpulan Kerja Pematuhan Compute Express Link (CXL) dan telah menggunakan penyelesaian simulasi bersama QEMU-CXL dengan Subkumpulan Perisian Pematuhan Compute Express Link (CXL) untuk menyokong pengembangan rangkaian ujian untuk alat pematuhan CXLCV 1.1 dengan rancangan untuk juga menyokong usaha CXL 2.0 yang akan datang.

"Sebagai ahli awal Konsortium CXL, Avery telah menyumbang kepakaran pengesahan SoCnya untuk memajukan pembangunan program pematuhan CXL," kata Barry McAuliffe, Presiden Konsortium CXL. “Sangat bagus untuk melihat inovasi ini teknologi bersatu untuk menyokong ekosistem CXL yang berkembang pesat.”

Simulasi bersama SoC RTL dengan persekitaran emulator mesin maya perisian terbuka QEMU yang menjalankan kernel Linux 5.12-rc2 terkini membolehkan jurutera perisian secara semula jadi membangun dan membina firmware, pemacu, dan aplikasi tersuai dan menjalankannya tidak berubah sebagai sebahagian daripada tahap sistem yang komprehensif proses pengesahan menggunakan reka bentuk perkakasan SoC RTL sebenar.

Sebagai pelengkap, jurutera perkakasan dapat menilai bagaimana prestasi SoC dengan melaksanakan urutan permulaan UEFI dan OS dan pemacu pemacu khusus selain menjalankan beban kerja aplikasi sebenar dan menggunakan ciri penyahpepijatan sedar protokol CXL dari VIP untuk menyiasat secara berkesan sebarang masalah berkaitan perkakasan.

Penyelesaian simulasi bersama QEMU-VIP menyokong PCIe®, CXL, dan AMBA termasuk AXI, AXI-Stream, AHB, dan APB dan dapat menangani simulasi sistem dari persekitaran pemprosesan dan hos tertanam.