Avery Design lança solução de simulação VIP de nível de sistema CXL 2.0

A Avery Design Systems, especialista em soluções de verificação funcional, anunciou sua solução de simulação em nível de sistema CXLTM 2.0.

Uma oferta abrangente, é capaz de suportar a co-simulação de um kernel Linux compatível com CXL e emulador de sistema de host virtual QEMU x86 com seu SystemVerilog CXL Host VIP. A solução permite a validação de software de hardware pré-silício de designs de sistema de expansão de memória CXL 2.0 Tipo 3, acelerando o tempo de desenvolvimento e fornecendo uma abordagem eficiente para personalização e desenvolvimento de aplicativos para sistemas que usam o padrão de interface CXL 2.0.

“A co-simulação QEMU-CXL cria a representação mais completa e precisa do ambiente do sistema de referência habilitado para CXL a partir do qual é possível verificar o hardware e software RTL do SoC CXL 2.0 Tipo 3”, disse Chris Browy, vice-presidente de vendas e marketing da Avery Design Systems . “A integração antecipada do hardware e software reais permite a co-verificação pré-silício e testes de conformidade rigorosos que aceleram o cronograma de desenvolvimento e reduzem drasticamente os tempos de correção de bugs e iterações.”

Avery é um colaborador do Compute Express Link (CXL) Grupo de Trabalho de Conformidade e implantou a solução de cossimulação QEMU-CXL com o Subgrupo de Software de Conformidade Compute Express Link (CXL) para apoiar o desenvolvimento de suíte de teste para a ferramenta de conformidade CXLCV 1.1 com planos para também apoiar os esforços futuros do CXL 2.0.

“Como membro inicial do Consórcio CXL, a Avery contribuiu com sua experiência em verificação de SoC para avançar no desenvolvimento do programa de conformidade CXL”, disse Barry McAuliffe, presidente do Consórcio CXL. “É muito bom ver esta inovação tecnologia se unem em apoio a um ecossistema CXL em rápido crescimento.”

Co-simular o SoC RTL com um ambiente de emulador de máquina virtual de software aberto QEMU executando o kernel Linux 5.12-rc2 mais recente permite que os engenheiros de software desenvolvam e criem firmware, drivers e aplicativos personalizados e os executem inalterados como parte de um nível de sistema abrangente processo de validação usando o design de hardware SoC RTL real.

De maneira complementar, os engenheiros de hardware podem avaliar o desempenho do SoC por meio da execução de UEFI e do sistema operacional e sequências de inicialização de driver personalizado, além de executar cargas de trabalho de aplicativos reais e utilizar os recursos de depuração com reconhecimento de protocolo CXL do VIP para investigar com eficácia quaisquer problemas relacionados ao hardware.

A solução de co-simulação QEMU-VIP oferece suporte a PCIe®, CXL e AMBA, incluindo AXI, AXI-Stream, AHB e APB, e pode endereçar simulação de sistema de ambientes de processamento integrado e host.