Avery Design, CXL 2.0 시스템 수준 VIP 시뮬레이션 솔루션 출시

기능 검증 솔루션의 전문가 인 Avery Design Systems는 CXLTM 2.0 시스템 수준 시뮬레이션 솔루션을 발표했습니다.

포괄적 인 제품으로 SystemVerilog CXL 호스트 VIP를 사용하여 CXL 인식 Linux 커널 및 QEMU x86 가상 호스트 시스템 에뮬레이터의 공동 시뮬레이션을 지원할 수 있습니다. 이 솔루션은 CXL 2.0 Type 3 메모리 확장 시스템 설계에 대한 사전 실리콘 하드웨어-소프트웨어 검증을 가능하게하여 개발 시간을 단축하고 CXL 2.0 인터페이스 표준을 사용하는 시스템의 사용자 정의 및 애플리케이션 개발에 대한 효율적인 접근 방식을 제공합니다.

Avery Design Systems의 영업 및 마케팅 부사장 인 Chris Browy는“QEMU-CXL 공동 시뮬레이션은 CXL 2.0 Type 3 SoC 하드웨어 RTL 및 소프트웨어를 검증하기 위해 CXL 지원 참조 시스템 환경을 가장 완전하고 정확하게 표현합니다. . "실제 하드웨어와 소프트웨어의 조기 통합을 통해 사전 실리콘 공동 검증과 엄격한 규정 준수 테스트를 통해 개발 일정을 가속화하고 버그 수정 시간과 반복을 크게 줄일 수 있습니다."

Avery는 Compute Express Link (CXL) 규정 준수 워킹 그룹에 기여했으며, 계획이있는 CXLCV 1.1 규정 준수 도구에 대한 테스트 스위트 개발을 지원하기 위해 Compute Express Link (CXL) 규정 준수 소프트웨어 하위 그룹과 함께 QEMU-CXL 공동 시뮬레이션 솔루션을 배포했습니다. 또한 향후 CXL 2.0 노력을 지원합니다.

CXL 컨소시엄 회장인 Barry McAuliffe는 “초기 CXL 컨소시엄 회원인 Avery는 CXL 규정 준수 프로그램 개발을 발전시키기 위해 SoC 검증 전문 지식을 제공했습니다.”라고 말했습니다. “이러한 혁신적인 모습을 보게 되어 기쁩니다. technology 빠르게 성장하는 CXL 생태계를 지원하기 위해 함께 모였습니다.”

최신 Linux 5.12-rc2 커널을 실행하는 QEMU 개방형 소프트웨어 가상 머신 에뮬레이터 환경과 SoC RTL을 공동 시뮬레이션하면 소프트웨어 엔지니어가 기본적으로 맞춤형 펌웨어, 드라이버 및 애플리케이션을 개발 및 빌드하고 포괄적 인 시스템 수준의 일부로 변경하지 않고 실행할 수 있습니다. 실제 SoC RTL 하드웨어 설계를 사용하는 검증 프로세스.

보완적인 방식으로 하드웨어 엔지니어는 실제 애플리케이션 워크로드를 실행하는 것 외에도 UEFI 및 OS 부팅 및 사용자 지정 드라이버 초기화 시퀀스를 실행하여 SoC의 성능을 평가하고 VIP의 CXL 프로토콜 인식 디버깅 기능을 활용하여 하드웨어 관련 문제를 효과적으로 조사 할 수 있습니다.

QEMU-VIP 공동 시뮬레이션 솔루션은 AXI, AXI-Stream, AHB 및 APB를 포함한 PCIe®, CXL 및 AMBA를 지원하고 호스트 및 임베디드 처리 환경의 시스템 시뮬레이션을 처리 할 수 ​​있습니다.