Avery Design debuts CXL 2.0 System-level VIP simulationis solutionem

Avery Design Systems, peritus solutionum verificationis functionis, suam CXLTM 2.0 solutionem simulationis systematis annunciavit.

Oblatio comprehensiva, co-simulationem nuclei Linux conscii et QEMU x86 sustentare potest systematis virtutis emulatoris cum suo SystemVerilog CXL Hostiae VIP. Solutio dat prae-silicon hardware-software validation of CXL 2.0 Typus 3 memoria dilatationis systematis consiliarii, et temporis evolutionis accelerans et efficax accessus ad csscationem et applicationem progressionem ad systemata utens vexillum interfacii CXL 2.0.

"QEMU-CXL simulatio co- simulatio efficit perfectissimam et accuratam repraesentationem systematis CXL-enabled referendi ex qua cognoscere CXL 2.0 Type 3 SoC hardware RTL et programmata" dixit Chris Browy, Vice Praeses Sales et Marketing apud Avery Design Systems . "Early integration of the actual hardware and software dat pre-silicon co-verificationis et strictioris obsequii experimentum quod accelerat schedula evolutionis et dramatically reducit bug fix tempora et iterationes."

Avery est contributor ad Computum Express Link (CXL) Obsequium Societas Operationis et solutionem co-simulationis QEMU-CXL explicavit cum Computo Express Link (CXL) Subgroup Software Obsequium ad probandam evolutionem pro CXLCV 1.1 obsequio instrumenti ad consilia sustinenda ad futuram etiam sustentationem CXL 2.0 inceptum.

"Pro primo CXL Consortium membrum, Avery operam suam verificationis SoC ad progressionem progressionis obsequii CXL promovendam contulit," dixit Barry McAuliffe, Praeses CXL Consortium. "Magnum est videre hoc innovative" Technology conveniunt in subsidium celeriter crescentis CXL ecosystem. "

Co-simulans SoC RTL cum QEMU aperta programmatis virtualis apparatus aemulator ambitus currens tardus Linux 5.12-rc2 nucleus permittit machinarum programmatum ut ingenitus enucleare et construere consuetudinem firmware, coegi, applicationes et eaedem currere ut pars systematis comprehensive campi. processus sanationis utens consilio hardware re vera SoC RTL.

In modo complementario, ferrarii fabrum aestimare possunt quomodo SoC per UEFI et OS tabernus exsequens ac consuetudo initialization sequentium exactoris addit ad currendi applicationes reales laboribus et utendum CXL protocollo conscius debugging notas VIP ad efficaciter investigare quaestiones quaslibet ferrarias relatas.

QEMU-VIP solutio co-simulationis sustinet PCIe®, CXL, et AMBA incluso AXI, AXI-Stream, AHB, APB et ratiocinari potest simulationem utriusque exercitus et in ambitus processus infixos.