“Sebagian besar komputasi tepi, visi komputer, dan algoritme kontrol industri dikembangkan secara native di C++ oleh pengembang dengan sedikit atau tanpa pengetahuan tentang dasar-dasarnya. FPGA perangkat keras,” menurut perusahaan.
Disebut SmartHLS, alat ini memungkinkan algoritme C++ untuk langsung diterjemahkan ke kode RTL (register transfer level) yang dioptimalkan FPGA.
Secara rinci, pengguna mengimplementasikan desain mereka dalam perangkat lunak C++ dan memverifikasi fungsionalitas dengan pengujian perangkat lunak. Selanjutnya, LegUp mengkompilasi program C++ ke dalam modul perangkat keras Verilog yang setara dengan fungsionalitas.
SmartHLS dapat menjalankan simulasi bersama dengan Modelsim untuk memverifikasi perilaku siklus akurat perilaku perangkat keras dan memastikan fungsionalitas perangkat keras sesuai dengan perangkat lunak, dan dapat menghasilkan inti IP perangkat keras untuk integrasi ke dalam sistem yang lebih besar oleh SmartDesign. LegUp juga dapat menjalankan sintesis Libero pada Verilog yang dihasilkan untuk menentukan area FPGA dan Fmax. Selain PolarFire, alat ini mendukung FPGA SmartFusion2.
“Menulis kode perangkat lunak C++ lebih mudah bagi para insinyur daripada mendesain dalam RTL karena kode perangkat lunak lebih ringkas, dengan 5-10X lebih sedikit baris C++ yang dibutuhkan daripada RTL,” kata Microchip. “Perangkat lunak juga lebih mudah dipahami dan dimodifikasi untuk peningkatan atau pemeliharaan di masa mendatang dibandingkan dengan RTL. Ringkasnya perangkat lunak dan keterbacaan berarti lebih sedikit bug dalam desain FPGA Anda.”
Halaman produk SmartHLS ada di sini